一种可测量差分信号的逻辑分析仪制造技术

本实用新型专利技术涉及一种可测量差分信号的逻辑分析仪，属于电子电工技术领域。本实用新型专利技术包括集成电路模块FPGA、采集处理器、时钟信号发生器、RAM存储电路、USB通信电路和电源电路；集成电路模块FPGA分别与采集处理器、时钟信号发生器、RAM存储电路、并行通信接口元件和电源电路连接，采集处理器包括高增益运算放大器、模拟开关及比较器，高增益运算放大器的输出端与比较器相连接，当被测信号为差分信号时，高增益运算放大器的反向输入端与外部输入端连接，当被测信号为单端信号时，高增益运算放大器反向输入端接地，并行通信接口元件与终端设备相连。本实用新型专利技术可直接测量差分信号和单端信号，结构简单、携带方便、价格低廉。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术涉及一种可测量差分信号的逻辑分析仪，属于电子电工
。本技术包括集成电路模块FPGA、采集处理器、时钟信号发生器、RAM存储电路、USB通信电路和电源电路；集成电路模块FPGA分别与采集处理器、时钟信号发生器、RAM存储电路、并行通信接口元件和电源电路连接，采集处理器包括高增益运算放大器、模拟开关及比较器，高增益运算放大器的输出端与比较器相连接，当被测信号为差分信号时，高增益运算放大器的反向输入端与外部输入端连接，当被测信号为单端信号时，高增益运算放大器反向输入端接地，并行通信接口元件与终端设备相连。本技术可直接测量差分信号和单端信号，结构简单、携带方便、价格低廉。【专利说明】一种可测量差分信号的逻辑分析仪
本技术涉及一种可测量差分信号的逻辑分析仪，属于电子电工
。
技术介绍
传统的逻辑分析仪，主要包括数据采集模块、数据存储模块、系统控制模块以及显示模块，系统控制模块与数据采集模块、数据存储模块以及显示模块相连接。数据采集模块包括多个采集探头对数字信号进行采集，采集到的数字输入信号通过一个采集控制装置进行采样。采样后的信号通过一个比较器比较采样信号的电压和参考电压的大小，高于参考电压者为逻辑1，低于参考电压者为逻辑0，通过判断电压的高低，形成数字信号。其中，逻辑I和逻辑O的电平取决于逻辑分析仪自身的设置。采集后的信号存储在数据存储模块中，然后通过系统控制模块的控制将采集后的信号显示在LCD显示屏上，从而验证被测电路的逻辑功能。然而在实际的数字信号测量过程中，有的场合需要对差分信号进行测量，但是现有的逻辑分析仪却不能直接测量差分信号。并且传统的逻辑分析仪一般将所有的软、硬件整合在一台仪器中，其结构复杂，价格昂贵，同时也限制了逻辑分析仪的普及应用。
技术实现思路
本技术要解决的技术问题是:提供了一种可测量差分信号的逻辑分析仪，可直接测量差分信号和单端信号，结构简单、携带方便、价格低廉。本技术技术方案是:一种可测量差分信号的逻辑分析仪，包括集成电路模块FPGA、采集处理器、时钟信号发生器、RAM存储电路、USB通信电路和电源电路;USB通信电路包括数字信号采集接口元件P1、并行通信接口元件Jl、级联扩展接口元件U2，集成电路模块FPGA分别与采集处理器、时钟信号发生器、RAM存储电路、并行通信接口元件J1、级联扩展接口元件U2和电源电路连接，数字信号采集接口元件PI与采集探头相连接，采集处理器包括高增益运算放大器、模拟开关SW-SPDT及比较器，高增益运算放大器的输出端与比较器相连接，当被测信号为差分信号时，高增益运算放大器的反向输入端与数字信号采集接口元件Pl的输出连接，当被测信号为单端信号时，高增益运算放大器的反向输入端接地，并行通信接口元件Jl与外界终端设备相连。所述集成电路模块FPGA、USB通信电路、电源电路、RAM存储电路之间通过表示电器连接关系的网络标号进行一一对应的连接，其中没有标有网络标号的管脚为悬空管脚，无需进行其他连接。USB通信电路中所用芯片可以为赛普拉斯的CY7C68013。为了减小集成电路模块FPGA的体积，所以用了集成电路的技术，具有硬件压缩功能，集成电路模块FPGA可以采用XC3S50AN-5TQ144C，集成电路模块FPGA控制各信号量的采样并把采样信号放入比较器中，再将采样信号的电压与参考电压所比较出来的数据放入RAM存储电路中进行存储，控制所采集的数据在各个电路中传输，通过并行通信接口元件Jl把数据传给终端设备；时钟信号发生器用以保证FPGA采集信号时的基准时钟；电源电路提供给各个芯片工作电源，保证各个芯片正常工作。级联扩展接口元件U2完成采集模块间连接功能，保证各个模块同步正常工作；数字信号采集接口元件Pl用于连接采集探头。高增益运算放大器可以为芯片LM741，高增益运算放大器属于采集处理的一部分，其反向输入端就与数字信号采集接口元件Pl的输出连接，而其输出则与比较器相连。两个采集探头为一个通道，采集探头2上设有二选一模拟开关sw-sroT，当需要对差分信号进行测量时，将采集探头2上的模拟开关SW-SPDT开启，这时图2中电路的反向输入端和外部输入连接，且发光二极管变亮，提示现在采集探头2处于开启状态，可用采集探头对所需测量的差分信号进行测量；当对单端数字信号进行测量时，将采集探头2上的模拟开关SW-SPDT关闭，这时图2中电路的反向输入端接地，且发光二极管不发光，提示现在采集探头2处于闲置状态，而采集探头I作为一普通采集探头使用，可直接对单端数字信号进行测量。本技术的工作过程:首先确定所需测量信号(差分信号或单端数字信号)，且根据所需测量信号调整好采集探头上的模拟开关SW-SPDT后，使用采集探头进行测量，测量到的信号通过数字信号采集接口元件Pl将采集的信号传给采集处理器，通过采集处理器中的比较器比较采集信号的电压和参考电压的大小，高于参考电压者为逻辑I，低于参考电压者为逻辑0，通过判断电压的高低，形成数字信号(逻辑I和逻辑O的电平取决于逻辑分析仪自身的设置)。然后在具有硬件压缩功能的专用集成电路模块FPGA的控制下将采集后的信号放入RAM数据存储模块进行存储。最后再将采集后的信号通过并行通信接口元件Jl传输给终端设备，从而验证被测电路的逻辑功能。本技术的有益效果是:此逻辑分析仪采集处理由高增益运算放大器构成一个可放大差分信号的电路和比较器，使得该逻辑分析仪既可以测量单端信号，也可以测量差分信号；由于本技术是基本终端的逻辑分析仪，显示屏与主机可分开使用，因此结构简单，携带方便，价格低廉。【专利附图】【附图说明】图1是本技术原理框图；图2是本技术所用采集处理器电路的原理图；图3是本技术USB通信电路原理图；图4是本技术电源电路原理图；图5是本技术RAM存储电路原理图。【具体实施方式】下面结合附图和具体实施例，对本技术作进一步说明。实施例1:如图1-5所示，一种可测量差分信号的逻辑分析仪，包括集成电路模块FPGA、采集处理器、时钟信号发生器、RAM存储电路、USB通信电路和电源电路；USB通信电路包括数字信号采集接口元件Pl、并行通信接口元件Jl、级联扩展接口元件U2，集成电路模块FPGA分别与采集处理器、时钟信号发生器、RAM存储电路、并行通信接口元件J1、级联扩展接口元件U2和电源电路连接，数字信号采集接口元件PI与采集探头相连接，采集处理器包括高增益运算放大器、模拟开关SW-SPDT及比较器，高增益运算放大器的输出端与比较器相连接，当被测信号为差分信号时，高增益运算放大器的反向输入端与数字信号采集接口元件Pl的输出连接，当被测信号为单端信号时，高增益运算放大器的反向输入端接地，并行通信接口元件Jl与外界终端设备相连。所述集成电路模块FPGA、USB通信电路、电源电路、RAM存储电路之间通过表示电器连接关系的网络标号进行一一对应的连接，其中没有标有网络标号的管脚为悬空管脚，无需进行其他连接。实施例2:如图1-5所示，一种可测量差分信号的逻辑分析仪，包括集成电路模块FPGA，型号为XC3S50AN-5TQ144C、采集处理器、时钟信号发生器、RAM存储本文档来自技高网...

【技术保护点】
一种可测量差分信号的逻辑分析仪，其特征在于：包括集成电路模块FPGA、采集处理器、时钟信号发生器、RAM存储电路、USB通信电路和电源电路；USB通信电路包括数字信号采集接口元件P1、并行通信接口元件J1、级联扩展接口元件U2，集成电路模块FPGA分别与采集处理器、时钟信号发生器、RAM存储电路、并行通信接口元件J1、级联扩展接口元件U2和电源电路连接，数字信号采集接口元件P1与采集探头相连接，采集处理器包括高增益运算放大器、模拟开关SW‑SPDT及比较器，高增益运算放大器的输出端与比较器相连接，当被测信号为差分信号时，高增益运算放大器的反向输入端与数字信号采集接口元件P1的输出连接，当被测信号为单端信号时，高增益运算放大器的反向输入端接地，并行通信接口元件J1与外界终端设备相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：王百禄，文斯，陈华，
申请(专利权)人：昆明理工大学，
类型：新型
国别省市：云南;53