【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种部分并行输入的累加左移准循环矩阵乘法器，用于实现QC-LDPC近似下三角编码中向量m与准循环矩阵F的乘法运算，该乘法器包括u个预先存储矩阵F中所有循环矩阵生成多项式的生成多项式查找表、u个对m的向量段和生成多项式比特进行标量乘的b位二进制乘法器、u个对乘积和移位寄存器内容进行模2加的b位二进制加法器、u个存储被循环左移1位的和的b位移位寄存器。本专利技术提供的部分并行输入乘法器具有寄存器少、结构简单、功耗小、成本低、工作频率高、吞吐量大等优点。【专利说明】部分并行输入的累加左移准循环矩阵乘法器
本专利技术涉及信道编码领域，特别涉及一种QC-LDPC近似下三角编码中部分并行输入的累加左移准循环矩阵乘法器。
技术介绍
低密度奇偶校验(Low-Density Parity-Check, LDPC)码是高效的信道编码技术之一,而准循环 LDPC (Quas1-Cyclic LDPC, QC-LDPC)码是一种特殊的 LDPC 码。QC-LDPC 码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分段循环的特点，故被称为QC-LDPC码。循环矩阵的首行是末行循环右移I位的结果，其余各行都是其上一行循环右移I位的结果，因此，循环矩阵完全由其首行来表征。通常，循环矩阵的首行被称为它的生成多项式。当采用近似下三角编码方法对QC-LDPC码进行编码时，通过行列交换，校验矩阵H变换成近似下三角形状Hau，它由6个子矩阵组成如下:【权利要求】1.一种部分并行输入的累加左移准循环矩阵乘法器，当采用近似下三角编码方法对QC-LDPC码进...
【技术保护点】
一种部分并行输入的累加左移准循环矩阵乘法器，当采用近似下三角编码方法对QC‑LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵Fi,j构成的阵列，fi,j是循环矩阵Fi,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，以b比特为一段，向量m被等分为u段，即m＝(m0,m1,…,mu‑1)，部分校验向量p被等分为u段，即p＝(p0,p1,…,pu‑1)，其特征在于，所述乘法器包括以下部件：生成多项式查找表L0,L1,…,Lu‑1，分别预存准循环矩阵F中第0,1,…,u‑1块列的循环矩阵生成多项式；b位二进制乘法器M0,M1,…,Mu‑1，分别对m的向量段和生成多项式查找表L0,L1,…,Lu‑1的输出比特进行标量乘；b位二进制加法器A0,A1,…,Au‑1，分别对b位二进制乘法器M0,M1,…,Mu‑1的乘积和移位寄存器R0,R1,…,Ru‑1的内容进行模2加；移位寄存器R0,R1,…,Ru‑1，分别存储b位二进制加法器A0,A1,…,Au‑1的和被循环左移1位后的结果以及最终的校验段p0,...
【技术特征摘要】
【专利技术属性】
技术研发人员：张鹏，刘志文，张燕，
申请(专利权)人：荣成市鼎通电子信息科技有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。