实时块浮点频域四路脉冲压缩器及其脉冲压缩方法技术

本发明专利技术公开了一种实时块浮点频域四路脉冲压缩器及其脉冲压缩方法，主要解决现有脉冲压缩技术时延长，可复用性差的问题。其包括输入数据转换模块（1）、块浮点FFT模块（2）、四路匹配相乘模块（3）、块浮点IFFT模块（4）和输出数据转换模块（5）这五个模块；第一个模块（1）将输入的一路串行数据转换为四路并行块浮点数据给第二个模块（2）进行快速傅立叶变换，变换后给第三个模块（3）进行四路匹配相乘，相乘结果通过第四个模块（4）进行快速傅立叶逆变换，逆变换后的数据由第五个模块（5）转换为一路串行定点数据或者浮点数据作为脉冲压缩的输出结果。本发明专利技术具有延时小，实时能力强的特性，可用于对雷达信号的实时处理。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，主要解决现有脉冲压缩技术时延长，可复用性差的问题。其包括输入数据转换模块（1）、块浮点FFT模块（2）、四路匹配相乘模块（3）、块浮点IFFT模块（4）和输出数据转换模块（5）这五个模块；第一个模块（1）将输入的一路串行数据转换为四路并行块浮点数据给第二个模块（2）进行快速傅立叶变换，变换后给第三个模块（3）进行四路匹配相乘，相乘结果通过第四个模块（4）进行快速傅立叶逆变换，逆变换后的数据由第五个模块（5）转换为一路串行定点数据或者浮点数据作为脉冲压缩的输出结果。本专利技术具有延时小，实时能力强的特性，可用于对雷达信号的实时处理。【专利说明】
本专利技术属于数字信号处理
，更进一步涉及雷达信号处理技术中的一种脉冲压缩器，用以减少脉冲压缩的时延，进而提高雷达信号处理的实时性。
技术介绍
脉冲压缩技术是现代雷达信号处理领域的一种重要技术，用以解决雷达脉冲峰值功率与距离分辨率之间的矛盾，同时具备较高的抗干扰能力。随着数字技术和大规模集成电路技术的飞速发展，由于数字脉冲压缩技术的性能稳定，抗干扰能力强，控制方式灵活，硬件系统更小型化的优点逐渐取代了早期的模拟脉压技术，成为现代雷达脉冲压缩技术的发展趋势。数字脉冲压缩技术主要有两种处理方法，即时域脉冲压缩和频域脉冲压缩。由于现代雷达处理的数据量越来越大，时域脉冲压缩的硬件量庞大，很难满足系统要求，所以频域脉冲压缩成为了主要的处理方法。现有频域脉冲压缩器多采用流水线技术，即把一个时钟周期内执行的操作分成几步较小的操作，并在多个较高的时钟内完成。同时,这种频域脉冲压缩器的数据格式主要有定点数据格式和浮点数据格式两种，其中:定点数据格式，即小数点位置固定不变。一般分为两种形式，一种是表示数据全部为整数，即小数点在最后一位末尾；另一种是全部为小数表示，即小数点位于最高位前面。浮点数据格式，即小数点位置不再固定。一个浮点数据用三部分表示:符号位S、指数部分e、尾数部分f。其中，e用于表示小数点的位置。浮点数据{s，e，f}代表的十进制数值为(-l)~sXl.fX2~(e-127)0上述频域脉冲压缩器存在以下不足:I)数据动态范围与成本之间存在矛盾。如果采用定点数据格式，限制了数据的动态范围，很多情况下不能满足需求；如果采用浮点数据格式，虽然能够满足对数据动态范围的要求，但脉冲压缩器的面积将急剧增大，导致成本巨大。2)时延长。流水线脉冲压缩的时延长，限制了脉冲压缩的速度，限制了脉冲压缩的实时性。3)可复用性差。由于现有频域脉冲压缩器的输入输出数据格式一般为固定格式，如单独的定点数据格式或者单独的浮点数据格式，所以不易于脉冲压缩器的复用和移植。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提出一种，以减小数据动态范围与成本之间的矛盾和脉冲压缩的时延，提高其可复用性。本专利技术的技术方案是这样实现的:为实现上述目的，本专利技术的实时块浮点频域四路脉冲压缩器，包括:输入数据转换模块(1)，用于将输入的一组串行数据转换为四路并行数据，并将该四路并行数据转换为块浮点格式数据，最后将四路块浮点结果输出到块浮点FFT模块；块浮点FFT模块(2)，用于对来自输入数据转换模块的四路块浮点数据进行N点可变点FFT运算，其中N=2n，n=2, 3，4，5……，并将FFT运算后的四路块浮点数据输出到四路匹配相乘模块；四路匹配相乘模块(3)，用于对来自块浮点FFT模块的四路块浮点数据进行四路匹配相乘运算后输出给块浮点IFFT模块；块浮点IFFT模块(4)，用于对来自四路匹配相乘模块的四路块浮点数据进行N点可变点IFFT运算，其中N=2n，n=2，3,4,5......，并将IFFT运算后的四路块浮点数据输出到输出数据转换模块；输出数据转换模块(5)，用于将来自块浮点IFFT模块的四路块浮点数据转换为一路串行块浮点数据，并将该串行数据转换为定点格式或者浮点格式，输出脉冲压缩结果。为实现上述目的，本专利技术的实时块浮点频域四路脉冲压缩方法，包括如下步骤:( I)在输入的k个串行数据后面补入N-k个“O”数据，以构成一个含有N个数据的一组数据，其中N=2n，n=2, 3,4,5......，k≤N，并对该组数据进行定点格式指数提取或浮点格式指数提取，同时 将该组数据转换成四路并行数据，再将四路并行数据转换为块浮点格式数据；(2)采用块浮点数据格式对四路块浮点数据进行N点可变点FFT处理，输出处理后的四路块浮点数据；(3)将FFT处理后的四路块浮点数据与存储在匹配系数存储器中的四路匹配系数进行四路匹配相乘运算，并输出运算后的四路数据；(4)采用块浮点数据格式对四路匹配相乘运算后的四路数据进行N点可变点IFFT逆处理，并输出逆处理后的四路块浮点数据；(5)将块浮点IFFT逆处理后的四路块浮点数据转换成一路串行块浮点数据，并将该一路串行块浮点数据转换成定点数据或者浮点数据。本专利技术与现有技术相比具有以下优点:第一，由于本专利技术采用了输入数据类型可选定点数据或者浮点数据，并且内部数据处理采用块浮点数据形式，减小了数据动态范围与成本之间的矛盾，使得本专利技术保证了处理数据的动态范围，又减小了硬件面积，降低了成本。第二，由于本专利技术采用了四路数据的流水线的工作方式，并且对块浮点FFT输出结果不进行一路倒位序，而是按照一定规律四路输出到四路匹配相乘模块，克服了一路流水线匹配相乘时延大的问题，使得本专利技术减小了数据处理时延，提高系统的实时性。第三，由于本专利技术采用了输出数据类型可选为定点数据或者浮点数据，克服了现有脉冲压缩系统可复用性差的问题，使得本专利技术的脉冲压缩系统的可复用性，可移植性增强。【专利附图】【附图说明】图1为本专利技术实时块浮点频域四路脉冲压缩器的整体结构示意图；图2为图1中输入数据转换模块的结构示意图；图3为图2中指数提取单元的结构示意图；图4为图1中四路匹配相乘模块的结构示意图；图5为图1中输出数据转换模块的结构示意图；图6为本专利技术的实时块浮点频域四路脉冲压缩方法流程图。【具体实施方式】下面结合附图对本专利技术做进一步的描述。参照图1，本专利技术的实时块浮点四路脉冲压缩处理器，包括采用流水线方式连接的输入数据转换模块1、块浮点FFT模块2、四路匹配相乘模块3、块浮点IFFT模块4和输出数据转换模块5 ;输入数据转换模块I通过数据总线和控制总线与块浮点FFT模块2相连，块浮点FFT模块2通过数据总线和控制总线与四路匹配相乘模块3相连，四路匹配相乘模块3通过数据总线和控制总线与块浮点IFFT模块4相连，块浮点IFFT模块4通过数据总线和控制总线与输出数据转换模块5相连。参照图2，本专利技术中的输入数据转换模块I包括一个串并转换单元11，一个指数提取单元12，一个块浮点格式转换单元13 ;该串并转换单元11通过数据总线与块浮点格式转换单元13相连，该指数提取单元12通过控制总线与块浮点格式转换单元13相连；输入的一路串行数据同时进入串并转换单元11和指数提取单元12，串并转换单元11将该输入数据转换为四路并行数据，指数提取单元12在控制信号的控制下，对该输入数据进行指数提取，提取出一个输出指数，并输出一个指数控制信号；块浮点格式转换单元13在指数提取单元输出的指数控制信号的控制下，将上述四路本文档来自技高网...

【技术保护点】
一种实时块浮点频域四路脉冲压缩器，包括：输入数据转换模块（1），用于将输入的一组串行数据转换为四路并行数据，并将该四路并行数据转换为块浮点格式数据，最后将四路块浮点结果输出到块浮点FFT模块；块浮点FFT模块（2），用于对来自输入数据转换模块的四路块浮点数据进行N点可变点FFT运算，其中N=2n，n=2,3,4,5......，并将FFT运算后的四路块浮点数据输出到四路匹配相乘模块；四路匹配相乘模块（3），用于对来自块浮点FFT模块的四路块浮点数据进行四路匹配相乘运算后输出给块浮点IFFT模块；块浮点IFFT模块（4），用于对来自四路匹配相乘模块的四路块浮点数据进行N点可变点IFFT运算，其中N=2n，n=2,3,4,5......，并将IFFT运算后的四路块浮点数据输出到输出数据转换模块；输出数据转换模块（5），用于将来自块浮点IFFT模块的四路块浮点数据转换为一路串行块浮点数据，并将该串行数据转换为定点格式或者浮点格式，输出脉冲压缩结果。

【技术特征摘要】

【专利技术属性】
技术研发人员：史江义，叶海南，陈付锁，马佩军，舒浩，贾琳黎，张璐，姜劼，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61