闪存存储单元及其制备方法技术

本发明专利技术公开了一种闪存存储单元及其制备方法。其中，该制备方法包括在衬底上形成栅极结构及在栅极结构之间形成接触窗，接触窗的制备包括以下步骤：在具有栅极结构的衬底上沉积形成夹层介电层及光刻胶；以光刻胶为掩膜刻蚀栅极结构之间的夹层介电层至第一高度位置，并使栅极结构之间残留有部分夹层介电层；然后沉积形成隔离层；刻蚀去除栅极结构之间的隔离层及残留的夹层介电层；以及在栅极结构之间填充导电材料形成接触窗。将夹层介电层刻蚀至第一高度位置，并使栅极结构之间残留有部分夹层介电层，沉积形成隔离层。该隔离层的存在将保护侧壁层不会在接触窗的制备过程中被刻蚀过度，从而避免了接触窗与控制栅之间发生短路的现象。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种。其中，该制备方法包括在衬底上形成栅极结构及在栅极结构之间形成接触窗，接触窗的制备包括以下步骤：在具有栅极结构的衬底上沉积形成夹层介电层及光刻胶；以光刻胶为掩膜刻蚀栅极结构之间的夹层介电层至第一高度位置，并使栅极结构之间残留有部分夹层介电层；然后沉积形成隔离层；刻蚀去除栅极结构之间的隔离层及残留的夹层介电层；以及在栅极结构之间填充导电材料形成接触窗。将夹层介电层刻蚀至第一高度位置，并使栅极结构之间残留有部分夹层介电层，沉积形成隔离层。该隔离层的存在将保护侧壁层不会在接触窗的制备过程中被刻蚀过度，从而避免了接触窗与控制栅之间发生短路的现象。【专利说明】
本专利技术涉及半导体器件及其制造
，具体而言，涉及一种。
技术介绍
目前极大规模集成电路工艺分辨率已将发展到0.18微米以下，即深度对宽度或直径的比例越来越大，金属和半导体的接触窗也越来越小，接触窗的制作工艺成为最大的难点之一。为了克服越来越小的线宽以及防止接触窗发生对准失误，许多半导体元件通常会采用自对准接触窗的设计。特别是在闪存元件中，将基底中的源极/漏极与形成在基底上方的位线电性连接，通常使用自对准接触窗的设计，自对准接触窗形成在相邻的两个栅极结构之间。通常闪存存储单元包括设置在衬底上的栅极结构以及设置在栅极结构之间的接触窗，其中，栅极结构包括中心结构及设置在中心结构两侧的侧壁层，中心结构包括从下至上依次设置在所述衬底上的浮栅、绝缘层、及控制栅。然而，在闪存的制造工艺中，在高密度储存单元区域，采用自对准的方法制作接触窗，由于接触窗较小，或刻蚀程度控制不精确，在接触窗的制备过程中也会造成栅极侧壁层一定程度的缺失，暴露出部分控制栅，从而造成接触窗与控制栅之间发生短路。
技术实现思路
本专利技术旨在提供一种，以解决现有技术中在自对准的方法制作接触窗的过程中容易造成接触窗与控制栅之间发生短路的技术问题。为了实现上述目的，根据本专利技术的一个方面，提供了一种闪存存储单元的制备方法。该方法包括在衬底上形成栅极结构及在栅极结构之间形成接触窗，接触窗的制备包括以下步骤:在具有栅极结构的衬底上沉积形成夹层介电层及光刻胶；以光刻胶为掩膜刻蚀栅极结构之间的夹层介电层至第一高度位置，并使栅极结构之间残留有部分夹层介电层；然后沉积形成隔离层；刻蚀去除栅极结构之间的隔离层及残留的夹层介电层；以及在栅极结构之间填充导电材料形成接触窗。进一步地，栅极结构包括中心结构及设置在中心结构两侧的侧壁层，中心结构包括从下至上依次设置在衬底上的浮栅、绝缘层、及控制栅，第一高度位置位于控制栅下表面所在的水平面以下。进一步地，隔离层通过沉积介电材料形成。进一步地，介电材料为氮化硅、氧化硅、或氮氧化硅。进一步地，隔离层的厚度为100-200埃。进一步地，隔离层通过化学气相沉积、等离子体增强化学气相沉淀、和/或高密度等离子化学气相 沉淀形成。进一步地，形成接触窗的导电材料为钨。根据本专利技术的另一个方面，提供一种闪存存储单元。该闪存存储单元包括设置在衬底上的栅极结构以及设置在栅极结构之间的接触窗，其中，栅极结构包括中心结构及设置在中心结构两侧的侧壁层，中心结构包括从下至上依次设置在衬底上的浮栅、绝缘层、及控制栅，侧壁层对应控制栅的外侧设置有隔离层。进一步地，隔离层由介电材料形成。进一步地，介电材料为氮化硅、氧化硅或氮氧化硅。进一步地，隔离层的厚度为100-200埃。应用本专利技术的技术方案，在接触窗的制备过程中栅极结构之间的夹层介电层分步去除，且首先将该部分的夹层介电层刻蚀至第一高度位置，并使栅极结构之间残留有部分夹层介电层，沉积形成隔离层。该隔离层的存在将保护侧壁层不会在接触窗的制备过程中被刻蚀过度，从而避免了接触窗与控制栅之间发生短路的现象。另外，由于首次刻蚀后栅极结构之间还残留有部分夹层介电层，这样在后续步骤中刻蚀去除栅极结构之间的隔离层时，残留有部分夹层介电层可以保护衬底不会被过度刻蚀损伤。【专利附图】【附图说明】构成本申请的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1至图6示出了根据本专利技术实施例的闪存存储单元的制备流程图。 【具体实施方式】需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述符作出相应解释。现在，将参照附图更详细地描述根据本专利技术的示例性实施例。然而，这些示例性实施例可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本专利技术的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。根据本专利技术一种典型的实施方式，提供一种闪存存储单元的制备方法。该制备方法包括在衬底上形成栅极结构及在栅极结构之间形成接触窗70，接触窗70的制备包括以下步骤:在具有栅极结构的衬底上沉积形成夹层介电层50及光刻胶；以光刻胶为掩膜刻蚀栅极结构之间的夹层介电层50至第一高度位置，并使栅极结构之间残留有部分夹层介电层50 ;然后沉积形成隔离层60 ;刻蚀去除栅极结构之间的隔离层60及残留的夹层介电层50 ;以及在栅极结构之间填充导电材料形成接触窗70。本专利技术中所称的“第一高度位置”是指在刻蚀的过程中能够保证侧壁层足够完整形式，夹层介电层50被刻蚀的高度位置。该隔离层60的存在将保护侧壁层40不会在接触窗70的制备过程中被刻蚀过度，从而避免了接触窗70与控制栅30之间发生短路的现象。另外，由于首次刻蚀后栅极结构之间还残留有部分夹层介电层50，这样在后续步骤中刻蚀去除栅极结构之间的隔离层60时，残留有部分夹层介电层50可以保护衬底不会被过度刻蚀损伤。通常，在闪存的衬底内会还有硅化钴，如果衬底被过度刻蚀损伤，在后续的需要进入炉管的工序中，硅化钴会发生扩散，对炉管环境及半导体器件造成污染，在本专利技术中通过残留有部分夹层介电层50对衬底的保护就避免了此技术问题的出现。优选地，栅极结构包括中心结构及设置在中心结构两侧的侧壁层40，中心结构包括从下至上依次设置在衬底上的浮栅10、绝缘层20、及控制栅30，第一高度位置位于控制栅30下表面所在的水平面以下。在这个程度内的刻蚀，既可以保证侧壁层40的完整性，又方便在后续步骤中刻蚀去除栅极结构之间的隔离层60时，残留有部分夹层介电层50可本文档来自技高网...

【技术保护点】
一种闪存存储单元的制备方法，包括在衬底上形成栅极结构及在所述栅极结构之间形成接触窗（70），其特征在于，所述接触窗的制备包括以下步骤：在所述具有所述栅极结构的所述衬底上沉积形成夹层介电层（50）及光刻胶；以所述光刻胶为掩膜刻蚀所述栅极结构之间的所述夹层介电层（50）至第一高度位置，并使所述栅极结构之间残留有部分所述夹层介电层（50）；然后沉积形成隔离层（60）；刻蚀去除所述栅极结构之间的隔离层（60）及残留的所述夹层介电层（50）；以及在所述栅极结构之间填充导电材料形成所述接触窗（70）。

【技术特征摘要】

【专利技术属性】
技术研发人员：魏征，冯骏，贾硕，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11