变容器制造技术

本发明专利技术揭露一种变容器。一基底具有第一表面与第二表面以及位于上述基底的第一开口以及第二开口。一导电材料填充于上述第一与第二开口，以分别形成一第一晶圆穿孔以及一第二晶圆穿孔。一第一电容耦接于上述第一晶圆穿孔以及一第一端点之间。一第二电容耦接于上述第二晶圆穿孔以及一第二端点之间。上述第一晶圆穿孔以及上述第二晶圆穿孔之间的一空乏区电容的电容值是由施加于上述第一以及第二晶圆穿孔的一偏压电压所决定。

【技术实现步骤摘要】
【专利摘要】本专利技术揭露一种变容器。一基底具有第一表面与第二表面以及位于上述基底的第一开口以及第二开口。一导电材料填充于上述第一与第二开口，以分别形成一第一晶圆穿孔以及一第二晶圆穿孔。一第一电容耦接于上述第一晶圆穿孔以及一第一端点之间。一第二电容耦接于上述第二晶圆穿孔以及一第二端点之间。上述第一晶圆穿孔以及上述第二晶圆穿孔之间的一空乏区电容的电容值是由施加于上述第一以及第二晶圆穿孔的一偏压电压所决定。【专利说明】变容器
本专利技术是有关于一种变容器(Varactor)，且特别有关于一种具有晶圆穿孔(Through Wafer Via, TffV)结构的变容器。
技术介绍
三维(3D)集成电路以及堆叠的芯片(chip)或晶圆是用来解决二维集成电路发展的一些限制。通常，三维集成电路是使用晶圆穿孔(Through Wafer Via, TWV)在半导体基底中来提供堆叠的芯片/晶圆封装结构，例如使用晶圆穿孔来连接芯片或晶圆。因此，可缩短金属导线长度及接线/走线(trace)的阻抗，并减少芯片面积，于是具有体积小、整合度高、效率高、低耗电量以及低成本的优点。在进行立体堆叠之前，不同的芯片或晶圆通常是分别以适合的前段制程(包含主动组件、连接金属线等制程)完成之后，再使用晶圆穿孔以及重新分布金属层(Re-distributed layer, RDL)来完成后段制程的堆叠步骤,此制程步骤亦被称为后穿孔(Via last)制程。现今，更可使用后段制程来形成各种被动组件(Integrated passivedevice, IH))，以有效率地利用后段制程面积。此外，更可将前段制程的被动组件由后段制程来加以实现，再以晶圆穿孔进行连接，以降低较为昂贵的前段制程面积，进而降低制造成本。在被动组件中，电容在数字、模拟以及射频电路中被广泛使用。除了具有固定电容值的电容外，由电压来调整电容值的可变电容装置，亦称为变容器(Varactor)，其可整合于各种电路设计中，例如振荡器等等。现今变容器是高速电路中常使用的组件之一，然而其制作需要多层光罩及制程步骤。因此，需要一种具有晶圆穿孔结构的变容器。
技术实现思路
本专利技术提供一种变容器。上述变容器包括:基底，具有第一表面与大体上平行于上述第一表面的第二表面，以及位于上述基底的第一开口以及第二开口 ；导电材料，填充于上述第一开口以及上述第二开口，以分别形成第一晶圆穿孔以及第二晶圆穿孔；第一电容，耦接于上述第一晶圆穿孔以及第一端点之间；以及第二电容，耦接于上述第二晶圆穿孔以及第二端点之间。上述第一晶圆穿孔以及上述第二晶圆穿孔之间的空乏区电容的电容值是由施加于上述第一晶圆穿孔以及上述第二晶圆穿孔的偏压电压所决定。再者，本专利技术提供另一种变容器。上述变容器包括:第一晶圆以及设置于上述第一晶圆的下方的第二晶圆。上述第一晶圆包括:第一基底，具有第一表面与大体上平行于上述第一表面的第二表面，以及位于上述第一基底的第一开口以及第二开口 ；第一导电材料，填充于上述第一开口以及上述第二开口，以分别形成第一晶圆穿孔以及第二晶圆穿孔；第一导体层，设置于上述第一基底的上述第二表面上，包括耦接于上述第二晶圆穿孔的第一走线；以及，第一电容，耦接于上述第一晶圆穿孔以及第一端点之间。上述第二晶圆包括:第二基底，具有大体上平行于上述第一表面的第三表面与第四表面；以及第二导体层，设置于上述第二基底的上述第三表面上，包括耦接于第二端点的第二走线。上述第一导体层的上述第一走线以及上述第二导体层的上述第二走线之间的耦合电容形成第二电容。上述第一晶圆穿孔以及上述第二晶圆穿孔之间的第一空乏区电容的电容值是由施加于上述第一晶圆穿孔以及上述第二晶圆穿孔的偏压电压所决定。【专利附图】【附图说明】图1是显示根据本专利技术一实施例所述的双晶圆穿孔架构的透视图；图2是显示根据图1的双晶圆穿孔架构的剖面图；图3是显示根据本专利技术一实施例所述的变容器的等效寄生完整模型；图4是显示根据本专利技术一实施例所述的变容器的等效电路图；图5是显示根据本专利技术一实施例所述的变容器的剖面图；图6是显示根据本专利技术另一实施例所述的变容器的剖面图；图7是显示根据本专利技术另一实施例所述的变容器的剖面图；图8是显 示根据本专利技术另一实施例所述的变容器的剖面图；图9是显示根据本专利技术另一实施例所述的变容器的等效寄生完整模型；图10是显示根据本专利技术另一实施例所述的双晶圆穿孔架构的透视图；图11是显示根据本专利技术另一实施例所述的双晶圆穿孔架构的透视图；图12是显示根据图11的双晶圆穿孔架构的剖面图；图13是显示根据本专利技术另一实施例所述的变容器的等效寄生完整模型；图14是显示根据本专利技术另一实施例所述的变容器的等效电路图；图15是显示根据本专利技术另一实施例所述的变容器的剖面图；图16是显示根据本专利技术另一实施例所述的变容器的剖面图；图17是显示根据本专利技术另一实施例所述的变容器的剖面图；图18是显示根据本专利技术另一实施例所述的变容器的剖面图；以及图19是显示根据本专利技术另一实施例所述的变容器的等效寄生完整模型。【主要组件符号说明】11Uo2Uo3Uo4Uio1U12Uio3Uio4 ~晶圆穿孔；2(ν202 ~介电层；30^302,130^1302 ~空乏区；40~半导体基底；50、150 ~第一表面；60、160 ~第二表面；~第一开口；702、1702 ~第二开口；80、95~电压源；90^902,190^1902 ~扩散区；100、200、300、400、500、600、700、1100、1200、1300、1400、1500、1600、1700 ~变容器；140~绝缘体基底；210、230、310、330、410、430、510、530、610、630、710、730 ~直流阻挡单元；220、320、420、520、620、720、1220、1320、1420、1520、1620、1720 ~晶圆穿孔单元；240、340、440、540、640、740 ~直流偏压单元；Celockl > Celock2 > CDEP「CDEP4、Cniffl > CDiff2> C0X1_C0X4、Csub ~电各；DIE1、DIE2 ~晶圆；GND~接地端；Ll-LlO ~走线；Ltw ~电感；Ml、M2、M3、W1_M1、W1_M2、W1_M3、W1_BM、W2_M1、W2_M2、W2_M3、W2_FM ~导体层；Rl、R2、Rsub、Rtwv ~电阻；A、B、Ter1、Ter2 ~端点；VIA1-VIA4 ~贯 孔；以及VTune~偏压电压。【具体实施方式】为让本专利技术的特征能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下:实施例:图1是显示根据本专利技术一实施例所述的双晶圆穿孔架构的透视图。在图1中，晶圆穿孔IO1以及晶圆穿孔IO2是设置在半导体基底40中。介电层2(^设置在晶圆穿孔IO1的周围并包围住晶圆穿孔IO1，而介电层202设置在晶圆穿孔IO2的周围并包围住晶圆穿孔102，其中介电层2(^以及介电层202多为二氧化娃(SiO2)所形成的绝缘层(insulator layer)。此外，当电压分别施加在晶圆穿孔IO1以及晶圆穿孔IO2时，介电层20i以及介电层2本文档来自技高网...

【技术保护点】
一种变容器，其特征在于，包括：基底，具有第一表面与平行于上述第一表面的第二表面，以及位于上述基底的第一开口以及第二开口；导电材料，填充于上述第一开口以及上述第二开口，以分别形成第一晶圆穿孔以及第二晶圆穿孔；第一电容，耦接于上述第一晶圆穿孔以及第一端点之间；以及第二电容，耦接于上述第二晶圆穿孔以及第二端点之间，其中上述第一晶圆穿孔以及上述第二晶圆穿孔之间的空乏区电容的电容值是由施加于上述第一晶圆穿孔以及上述第二晶圆穿孔的偏压电压所决定。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李思翰，曾珮玲，林哲辉，林志昇，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：中国台湾;71