一种半导体器件中粘附力检测结构及其制备方法技术

本发明专利技术涉及一种半导体器件中粘附力检测结构及其制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上依次沉积第一氧化物层和金属材料层；图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；在所述金属材料层和所述第一槽口上沉积蚀刻停止层；在所述蚀刻停止层上沉积第二氧化物层；在所述第二氧化物层上形成支撑衬底，从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。在本发明专利技术所述结构能够更加准确的测量所述低K材料层和所述NDC材料层之间的粘附力（Adhesion value），同时，所述增韧玻璃纤维材料具有较高的韧性，以确保在施加压力和负载的时候不发生碎裂。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及，所述方法包括：提供半导体衬底；在所述半导体衬底上依次沉积第一氧化物层和金属材料层；图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；在所述金属材料层和所述第一槽口上沉积蚀刻停止层；在所述蚀刻停止层上沉积第二氧化物层；在所述第二氧化物层上形成支撑衬底，从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。在本专利技术所述结构能够更加准确的测量所述低K材料层和所述NDC材料层之间的粘附力（Adhesion?value），同时，所述增韧玻璃纤维材料具有较高的韧性，以确保在施加压力和负载的时候不发生碎裂。【专利说明】
本专利技术涉及半导体领域，具体地，本专利技术涉及。
技术介绍
随着半导体制造技术不断进步、半导体器件尺寸不断缩小，使集成电路装置尺寸的不断缩小。在后段制程(The back end of line, BEOL)中焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚，实现I/O (in/out)连接，其中所述线结合焊盘(wire bond pads)的尺寸以及所述引线的设置和布局决定了集成电路装置的最终尺寸。有源区结合(Bond Over Active,BOA)技术能够使有源器件、静电放电电路(Electro-Static discharge, ESD)、电源以及接地总线下面焊线垫确保模具的尺寸减小。金属引线材料以及金属引线结合过程由于良好的机械性能、导电性能以及相对于贵金属金更加便宜的价格，而被广泛用于集成电路封装领域中进行高端集成电路的包装。选用金属引线后，在封装过程中需要更大的功率和结合作用力(bond force)才能使金属与金属焊盘结合，但是较大的功率和结合作用力(bond force)给线结合焊盘带来更多挑战，例如，容易造成金属焊盘(例如铝)的挤压、挤出，焊盘的碎裂和脱落，金属引线的损坏，甚至对金属下面的有源区结合(Bond Over Active, BOA)区造成损坏。因此,在半导体器件制备过程中，在施加较大的结合作用力时，如何检测各薄层之间的粘附力也成为关键因素，特别是金属层和蚀刻停止层之间的作用力。现有技术中通常选用4点弯曲检测(4point bend test)并不能很真实的反应器件中粘附力，所述4点弯曲检测(4point bend test)如图1所示,所述检测结构包括半导体衬底101、粘结胶(Glue)102、氧化物层103、低K材料层104、NDC材料层105、第二氧化物层106以及上硅衬底107，其中所述4个监测点如圆圈所示，其中，所述低K材料层和所述NDC材料层之间的粘附力(Adhesion value)比粘结胶(Glue)的粘附力多25J/m2,其中所述衬底为Si，所述Si材料脆性较大，韧性差，因此很容易发生易脆性破裂，因此很难显示低K材料层和所述NDC材料层之间真实的粘附力，即使在所述衬底上形成槽口。因此需要提供检测结构和检测方法，能够真实的检测所述K材料层和所述NDC材料层之间的粘附力(Adhesion value),同时确保所述衬底不发生破碎。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件中粘附力检测结构的形成方法，包括:提供半导体衬底；在所述半导体衬底上依次沉积第一氧化物层和金属材料层；图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口 ；在所述金属材料层和所述第一槽口上沉积蚀刻停止层；在所述蚀刻停止层上沉积第二氧化物层；在所述第二氧化物层上形成支撑衬底，从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。作为优选，所述支撑衬底为高韧性的增韧玻璃纤维材料层。作为优选，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层。作为优选，所述方法还包括在沉积所述第一氧化物层和所述金属材料层后，执行平坦化的步骤。作为优选，在形成所述支撑衬底之后还包括烘焙的步骤。作为优选，所述金属材料层包括Cu。作为优选，所述蚀刻停止层为NDC材料。作为优选，，所述半导体衬底为Si衬底。本专利技术还提供了一种半导体器件中粘附力检测结构，包括:半导体衬底；位于所述衬底上的第一氧化物层、金属材料层、蚀刻停止层和支撑衬底；其中，所述衬底、所述第一氧化物层、所述金属材料层的背面具有槽口，部分所述槽口中嵌有凸出的所述蚀刻停止层。作为优选，所述支撑衬底为高韧性的增韧玻璃纤维材料层。作为优选，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层。作为优选，所述金属材料层包括Cu。作为优选，所述蚀刻停止层为NDC材料。作为优选，所述半导体衬底为Si衬底。在本专利技术所述的一种半导体器件粘附力检测结构中，在所述金属材料层和所述蚀刻停止层之间设置第二槽口，所述第二槽口中具有突出的蚀刻停止层材料，所述第二槽口使所述检测结构具有足够的弯曲程度以确保所述支撑衬底中薄弱的地方能够产生碎裂(crack)，通过所述结构的设置，能够更加准确的测量所述低K材料层和所述NDC材料层之间的粘附力(Adhesion value),同时,所述增韧玻璃纤维材料具有较高的韧性,将所述具有较高韧性的增韧玻璃纤维材料覆盖于所述衬底Si上改善所述硅膜脆性破裂和所述铜韧性，以确保在施加压力和负载的时候不发生碎裂。【专利附图】【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1为现有技术中薄层粘附力检测结构示意图；图2-图8为本专利技术所述薄层粘附力检测结构制备过程示意图；图9为本专利技术所述薄层粘附力检测结构制备的流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的描述，以说明本专利技术所述半导体器件及其制备方法。显然，本专利技术的施行并不限于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。现在，将参照附图更详细地描述根据本专利技术的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些本文档来自技高网...

【技术保护点】
一种半导体器件中粘附力检测结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上依次沉积第一氧化物层和金属材料层；图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；在所述金属材料层和所述第一槽口上沉积蚀刻停止层；在所述蚀刻停止层上沉积第二氧化物层；在所述第二氧化物层上形成支撑衬底；从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。

【技术特征摘要】

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31