本发明专利技术有关于一种用于半导体元件的超接面结构及其制程，该超接面结构包含：一硅基板，该硅基板上具有一第一导电型磊晶层；多个高浓度第二导电型柱，形成于该第一导电型磊晶层内；及多个低浓度第二导电型侧壁，形成于该第一导电型磊晶层内且位于该第二导电型柱的外侧面上。该半导体元件为超接面MOSFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、或超接面二极管。本发明专利技术提高了超接面结构的反向耐压且具有高深宽比。
【技术实现步骤摘要】
【专利摘要】本专利技术有关于一种用于半导体元件的超接面结构及其制程，该超接面结构包含：一硅基板，该硅基板上具有一第一导电型磊晶层；多个高浓度第二导电型柱，形成于该第一导电型磊晶层内；及多个低浓度第二导电型侧壁，形成于该第一导电型磊晶层内且位于该第二导电型柱的外侧面上。该半导体元件为超接面MOSFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、或超接面二极管。本专利技术提高了超接面结构的反向耐压且具有高深宽比。【专利说明】用于半导体元件的超接面结构及其制程
本专利技术为一种半导体结构及其制程，尤指一种半导体元件的超接面结构及其制程。
技术介绍
自陈星弼博士于1991年(例如可参见美国专利第5，216，275号)提出超接面(super junction)的概念之后，已经有许多研究企图发展并增进上述专利技术的超接面效果。例如美国专利第6，608，350即提出一种沟槽型超接面装置，参见图1，为说明此专利沟槽型超接面装置概念的示意图，此沟槽型超接面MOS装置主要包含一基板81、一 N型磊晶层82、多个平行沟槽83、位在平行沟槽83侧壁上的P型层84、位在N型磊晶层82上的P基底(base)93、在两个平行沟槽83之间及在N型磊晶层82上的栅极氧化层87及栅极88、位在P基底93上的源极区89及源极电极91，及在P型层84内的介电质(未加图号)。在导通模式时，在栅极88上施加一偏压，而源极电极89为接地。此时于P基底93及栅极氧化层87之间会形成一通道(channel)，在渠极上施加小偏压时即可在此元件中产生电流，且在沟槽83中的P型层84可提供低的导通电阻RDS0N。在现有的MOS装置之中，如要降低导通电阻RDS0N，则必须降低N型磊晶层82的电阻系数，亦即要增加掺杂浓度。然而若N型磊晶层82的掺杂浓度增加，则会影响此MOS元件的耐压性能。藉由上述的超接面结构，即可兼具高耐压能力及低导通电阻。然而要在N型磊晶层82上形成具有高深 宽比的沟槽83并不容易，因此若能提供一种新的半导体元件超接面结构及其制程，以改善现有技术缺点，即非常有利于超接面装置的制作。
技术实现思路
为了克服现有技术问题，本专利技术之一目的为提供一种可进一步提高反向耐压且可制作高深宽比的用于半导体元件的超接面结构及其制程。为了达成本专利技术目的，本专利技术提供一种用于半导体元件的超接面结构制程，包含:(a)提供一硅基板，并于该硅基板上形成一第一导电型磊晶层；(b)于该第一导电型磊晶层上涂布光阻，以制作一掩模层图案，并移除裸露的掩模层；(C)利用该光阻层图案作为掩模，布植一高浓度第二导电型离子布植于掩模层被移除的第一导电型磊晶层上；(d)移除该光阻层下的部分掩模层周缘部份，使部分光阻层悬空；(e)去除光阻层，利用剩余的该掩模层作为掩模，布植一低浓度第二导电型离子布植于未被掩模层覆盖的第一导电型磊晶层上；(f)移除该剩余的掩模层及在所得结构上形成一第一导电型磊晶覆盖层；(g)重复上述步骤(b)至(f)，以形成多个高浓度第二导电型离子层及多个低浓度第二导电型离子层 '及(h)在所得结构上形成一场氧化层及进行热驱入，以使各层的高浓度第二导电型离子层及低浓度第二导电型离子层连接在一起，在第一导电型磊晶层中形成高浓度第二导电型柱及低浓度第二导电型侧壁。为了达成本专利技术目的，本专利技术提供一种用于半导体元件的超接面结构，包含:一硅基板，该硅基板上具有一第一导电型磊晶层；多个第二导电型柱，形成于该第一导电型磊晶层内；及多个第二导电型侧壁，形成于该第一导电型磊晶层内且位于该第二导电型柱的外侧面上。上述的半导体元件为超接面M0SFET、超接面MESFET、超接面Schottky晶体管、超接面IGBT、闸流体(thyristor)、或超接面二极管。【专利附图】【附图说明】本案得藉由下列图式及说明，俾得一更深入的了解:图1为现有技术的沟槽型超接面装置侧视图；图2A至图2D为说明本专利技术第一实施例的俯视图；图3A至图3F为说明本专利技术第一实施例的侧视图；图4A至图4D为说明本专利技术第二实施例的俯视图；图5A至图5F为说明本专利技术第二实施例的侧视图；图6A至图6D为说明本专利技术第三实施例的俯视图；图7A至图7F为说明本专利技术第三实施例的侧视图。其中， 附图标记:基板8IN型磊晶层82平行沟槽83P 型层 84栅极氧化层87栅极88源极区89源极电极91P 基底 93基板20高掺杂浓度N型硅基板201低掺杂浓度N型磊晶层202低掺杂浓度P型磊晶层203第一光阻层210外侧光阻211中心点光阻212掩模层220外侧掩模层221中心点掩模层222缺口223高浓度P型离子布植区30低浓度P型离子布植区32高浓度P型柱34低浓度P型侧壁36高浓度N型离子布植区40低浓度N型离子布植区42高浓度N型柱44低浓度N型侧壁46场氧化层60【具体实施方式】以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。请参阅图2A及图3A，其为说明本案用于半导体元件的超接面制程的第一较佳具体实例步骤俯视图及侧视图。如图3A所示，首先，提供一基板20，该基板20为一高掺杂浓度N型硅基板201 (N+硅基板)与一低掺杂浓度N型磊晶层202 (N-磊晶层)所构成。于此图中所绘示的低掺杂浓度N型磊晶层202与较高掺杂浓度N型硅基板201有近似厚度，但是须知此图仅为示意说明本专利技术的具体实例，于实际的元件中，低掺杂浓度N型磊晶层202在实际上应比较高掺杂浓度N型硅基板201来的薄。随后通过一氧化制程于该基板20上形成一掩模层(未标号，例如一场氧化层)；然后于该第一掩模层上以光阻布形步骤形成一第一光阻层210。复参见图2A及图3A所示，该第一光阻层210包含外侧光阻层211及中心点光阻层212，以在外侧光阻层211及中心点光阻层212之间界定出环形沟槽(未标号)。在此须知图2A及图3A所示的沟槽仅为范例，任何封闭形状的沟槽(例如四边形及椭圆形)皆可达成本案的功效。随后以此第一光阻层210为掩模以对于该掩模层蚀刻，以形成如图3A所示的掩模层220 (包含外侧掩模层221及中心点掩模层222)。随后在所得结构上以这些光阻层211，212作为掩模进行高浓度P型离子布植，例如可以植入浓度为1013cm-3的硼离子于低掺杂浓度N型磊晶层202之上，即形成如图3A所示的结构，其中该结构具有高浓度P型离子布植区30。随后如图2B及图3B所示，利用第一光阻层210作为掩模，对于其下的掩模层220进行等向性蚀刻(isotropic etching),例如可以用缓冲氧化物蚀刻剂(buffered oxideetchant, B0E)对于为场氧化层的掩模层220进行等向性蚀刻，以将掩模层220向内推而形成缺口 223，亦即移除该光阻层210下的部份掩模层220周缘部份，使部份光阻层210悬空。随后如图 3C所示，在去除第一光阻层210之后，即可利用再一次的BOE制程，且控制蚀刻速率，以将中心点掩模层222移除。此时，如图2C所示，在所得结构的表面上留下者为掩模层220 (其仅包含外侧掩模层221)。随后如图2D及图3D所示，在所得结构上以该掩模层220为掩模进行低浓度的P型离子布植，且控制本文档来自技高网...
【技术保护点】
一种用于半导体元件的超接面结构制程，其特征在于，包含：(a)提供一硅基板，并于该硅基板上形成一第一导电型磊晶层；(b)于该第一导电型磊晶层上制作一掩模层；(c)布植一高浓度第二导电型离子于未被掩模层覆盖的第一导电型磊晶层上；(d)移除该掩模层周缘部份；(e)布植一低浓度第二导电型离子于未被掩模层覆盖的第一导电型磊晶层上；(f)移除该掩模层及在所得结构上形成一第一导电型磊晶覆盖层；(g)重复上述步骤(b)至(f)，以形成多个高浓度第二导电型离子层及多个低浓度第二导电型离子层；及(h)在所得结构上形成一场氧化层及进行热驱入，以使各层的高浓度第二导电型离子层及低浓度第二导电型离子层连接在一起，在第一导电型磊晶层中形成高浓度第二导电型柱及低浓度第二导电型侧壁。
【技术特征摘要】
【专利技术属性】
技术研发人员：张崇健，
申请(专利权)人：节能元件控股有限公司，
类型：发明
国别省市：中国香港;81
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。