根据本发明专利技术的实施例，一种具有多个通道的通道控制电路包括：通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于第一测试模式信号和第二测试模式信号的组合而产生能选择性地控制通道的激活状态的通道控制信号；扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于第一测试模式信号和扫描信号而产生扫描缓冲器控制信号；时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于通道控制信号和扫描缓冲器控制信号而产生时钟缓冲器控制信号；以及时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于时钟缓冲器控制信号而产生用作半导体器件的内部时钟的时钟输出信号。
【技术实现步骤摘要】
【专利摘要】根据本专利技术的实施例，一种具有多个通道的通道控制电路包括：通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于第一测试模式信号和第二测试模式信号的组合而产生能选择性地控制通道的激活状态的通道控制信号；扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于第一测试模式信号和扫描信号而产生扫描缓冲器控制信号；时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于通道控制信号和扫描缓冲器控制信号而产生时钟缓冲器控制信号；以及时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于时钟缓冲器控制信号而产生用作半导体器件的内部时钟的时钟输出信号。【专利说明】通道控制电路以及具有通道控制电路的半导体器件相关申请的交叉引用本申请要求2012年12月21日向韩国知识产权局提交的申请号为10-2012-0150158的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例总体而言涉及一种半导体器件，更具体而言，涉及一种具有高测试效率的半导体器件。
技术介绍
对高速、多功能以及小型化的半导体器件的需求不断增长。芯片级封装(chipscale package)是为了开发这种半导体器件而努力的一个部分。例如，片上系统(Systemon Chip, Soc)是一种将电子系统的各种部件集成在单个芯片中的集成电路。在片上系统中，可以设置多个凸块焊盘。图1是说明具有宽IO DRAM的已知SoC的示意性框图。参见图1，SoCl包括四个通道ch A、ch B、ch C以及ch D。每个通道包括四个存储体BKO、BKU BK2以及BK3。每个通道包括其外围区PERI，并且外围区PERI中包括各个时钟缓冲器10a、10b、IOc以及10d。通道ch A、ch B、ch C以及ch D包括各个凸块焊盘组a、b、c以及d,以传送信号到外部系统以及从外部系统接收信号。各个凸块焊盘组a、b、c以及d包括为时钟、地址、命令、DQ以及电源而提供的凸块焊盘。另外，半导体器件可以具有用于其中心列的探针测试的焊盘PAD。为了系统提供器评估本身的DRAM的特性，需要将输入直接施加给DRAM而不经由系统的模式。为了测试在每个通道的存储体中的存储器单元，利用直接访问(在下文中，称作为“DA”)模式测试方法。在DA模式中，由于需要用最小数目个凸块焊盘来执行功能测试，所以将输入信号共同传送到全部的通道，以及从全部的通道中共同接收输入信号。图1说明在DA模式下，各个时钟缓冲器10a、10b、IOc以及IOd与用于时钟的一个凸块焊盘共同耦接的情况。施加到一个凸块焊盘的信号被共同地施加到各个相应的通道信号单元。然而，在DA模式下，不能分别对每个通道执行冗余检查以检查凸块焊盘中的缺陷。另外，由于共同地施加全部通道的信号，所以不能分别控制每个通道的电熔丝。此外，在DA模式下不能通过通道来测量在宽IO JEDEC标准下要求的电流量。
技术实现思路
本文描述了一种半导体器件，所述半导体器件在DA模式下通过使测试与用于提供DA模式的结构连接无关，而具有改善的测试效率。在本专利技术的一个实施例中，一种半导体器件的通道控制电路包括:通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于第一测试模式信号和第二测试模式信号的组合，而产生能选择性地控制通道的激活状态的通道控制信号；扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于第一测试模式信号、第一扫描信号以及第二扫描信号而产生扫描缓冲器控制信号；时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于通道控制信号和扫描缓冲器控制信号而产生控制是否激活时钟输入缓冲器的时钟缓冲器控制信号；以及时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于时钟信号和时钟缓冲器控制信号而产生时钟输出信号。在本专利技术的一个实施例中，半导体器件的通道控制电路包括在多个通道中的每个通道中，并且被配置在同时测试包括所述多个通道的半导体器件的所述多个通道的DA模式下，能仅控制要被选中和激活的一个预定的通道和要处于未激活状态的其余通道。根据本专利技术的一个实施例，当为了在DA模式下操作，结构连接被形成为接收相同的信号时，可以利用测试模式信号从同步通道模式转变成正确地独立操作一个通道的模式。因此,可以根据每个通道执行各种测试，由此能改善测试效率。【专利附图】【附图说明】结合附图描述本专利技术的特点、方面和实施例，其中:图1是已知的半导体器件的通道控制电路的示意性框图；图2是根据本专利技术的一个实施例的半导体器件的框图；图3是能在图2的框图中实施的通道控制信号发生模块的电路图；图4是能在图2的框图中实施的扫描缓冲器控制信号发生模块的框图；图5是能在图2的框图中实施的时钟缓冲器控制信号发生模块的电路图；以及图6是说明能在图2的框图中实施的通道控制电路的操作的时序图。【具体实施方式】在下文中，将经由示例性实施例，参照附图来描述根据本专利技术的各种实施例的在DA模式下具有改善的测试效率的半导体器件的通道控制电路。图2是根据本专利技术的一个实施例的半导体器件的通道控制电路的框图。参见图2，通道控制电路500包括:通道控制信号发生模块100、扫描缓冲器控制信号发生模块200、时钟缓冲器控制信号发生模块300以及时钟输入缓冲器400。尽管未示出，但是通道控制电路500视为配置在每个通道中的电路单元。在本专利技术的一个实施例中，通道的数目为例如四。这里，通道的数目可以与SoC型芯片中的宽IO DRAM的数目(例如，四)相对应。通道控制信号发生模块100响应于第一测试模式信号TM_CH_SET和第二测试模式信号TM_CH_EN而产生通道控制信号CH_DIS。第一测试模式信号TM_CH_SET是进入测试模式的信号。另外，第二测试模式信号TM_CH_EN是触发信号，并且能根据触发的次数来选择性地激活通道。因此，在测试模式下，通道控制信号发生模块100能根据第二测试模式信号TM_CH_EN的触发次数来激活相应通道的时钟输入缓冲器。每个通道中可以具有通道控制信号发生模块100。通道控制信号CH_DIS可以将相应的通道去激活预定的时间段。扫描缓冲器控制信号发生模块200响应于第一测试模式信号TM-CH-SET、第一扫描信号SDI以及第二扫描信号SSEN而产生扫描缓冲器控制信号SDI_BUF_OUT。这里，第一扫描信号SDI是用于执行边界扫描测试的输入信号，所述边界扫描测试执行以检查凸块焊盘中的缺陷，而第二扫描信号SSEN是边界扫描测试使能信号。第一扫描信号SDI和第二扫描信号SSEN不用作用于控制边界扫描测试模式的信号，而用作在DA模式下不使用的其余凸块焊盘的信号。例如，第一扫描信号SDI和第二扫描信号SSEN可以用来执行后面的电路控制。因此，尽管将本专利技术的一个实施例描述为使用边界扫描测试模式的信号的实例，但是其不排除可以使用在DA模式下不共同施加的另外的信号。相似地，由于供扫描缓冲器使用的扫描缓冲器控制信号SDI_BUF_OUT响应于第一扫描信号SDI和第二扫描信号SSEN而产生，所以可以使用在DA模式下不使用的、能使能后面电路的另外的信号，来代替扫描缓冲器控制信号SDI_BUF_OUT。扫描缓冲器控制信号发生本文档来自技高网...
【技术保护点】
一种具有多个通道的通道控制电路，包括：通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于第一测试模式信号和第二测试模式信号的组合，而产生能选择性地控制通道的激活状态的通道控制信号；扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于所述第一测试模式信号和扫描信号而产生扫描缓冲器控制信号；时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于所述通道控制信号和所述扫描缓冲器控制信号而产生时钟缓冲器控制信号；以及时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于所述时钟缓冲器控制信号而产生时钟输出信号，其中，所述时钟输出信号用作半导体器件的内部时钟。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金奇泰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。