带焊球面阵列四边无引脚IC芯片堆叠封装件制造技术

一种带焊球面阵列四边无引脚IC芯片堆叠封装件，包括设有凹槽和多个安放槽的裸铜框架，倒装带凸点的芯片，芯片凸点与安放槽之间填下填料，凹槽两侧分别为通过钝化体相连的第一引脚和第二引脚；引脚和安放槽底部有连接层，所有连接层底部设有锡焊球并固封第一塑封体；带凸点芯片上依次堆叠两层芯片，下方芯片通过键合线与两个引脚相连；上方芯片通过键合线与下方芯片和第一引脚相连。晶圆减薄划片，刻蚀引脚凹槽和安放槽、上芯、焊线、第一次塑封、处理裸铜框架背面、涂覆钝化层、高频溅射金属层等工序，制得堆叠封装件。该封装件的体积更小，封装密度更高、功能更多，可以替代部分BGA堆叠封装及CSP堆叠封装。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】一种带焊球面阵列四边无引脚IC芯片堆叠封装件，包括设有凹槽和多个安放槽的裸铜框架，倒装带凸点的芯片，芯片凸点与安放槽之间填下填料，凹槽两侧分别为通过钝化体相连的第一引脚和第二引脚；引脚和安放槽底部有连接层，所有连接层底部设有锡焊球并固封第一塑封体；带凸点芯片上依次堆叠两层芯片，下方芯片通过键合线与两个引脚相连；上方芯片通过键合线与下方芯片和第一引脚相连。晶圆减薄划片，刻蚀引脚凹槽和安放槽、上芯、焊线、第一次塑封、处理裸铜框架背面、涂覆钝化层、高频溅射金属层等工序，制得堆叠封装件。该封装件的体积更小，封装密度更高、功能更多，可以替代部分BGA堆叠封装及CSP堆叠封装。【专利说明】带焊球面阵列四边无引脚IC芯片堆叠封装件
本技术属于电子信息自动化元器件
，涉及一种IC芯片堆叠封装件，具体涉及一种带焊球面阵列四面扁平无引脚(Area Array Quad Flat No Lead Package,简称 AAQFN) IC 芯片堆叠封装(Package In Package，简称 PiP)件。
技术介绍
虽然近2年国内已开始研发多圈QFN，由于框架制造工艺难度较大，只有个别国外供应商能设计、生产，但还是受相关公司专利的限制，相对引脚较少，研发周期长，并且封装多圈QFN限于引线框架制造商，不能满足短、平、快，不同芯片的灵活应用的要求。也不能满足高密度、多I/ O封装的需求。
技术实现思路
本技术的目的是提供一种带焊球面阵列四面扁平无引脚IC芯片堆叠封装件，不受限于引线框架，满足高密度、多I/ O封装以及不同芯片封装的要求。为实现上述目的，本技术所采用的技术方案是:一种带焊球面阵列四边无引脚IC芯片堆叠封装件，包括裸铜框架，裸铜框架上设有第一凹槽和多个安放槽，相邻两个安放槽之间设有隔墙，裸铜框架正面倒装有带凸点的IC芯片，该IC芯片上的芯片凸点伸入安放槽内，芯片凸点与安放槽之间的空隙填充有下填料，裸铜框架正面塑封有第二塑封体，第一凹槽两侧分别为第一 引脚和第二引脚；第一凹槽底部与钝化体相连，第一引脚通过钝化体与第二引脚相连接，第一引脚底部设有第二连接层；与第二引脚相邻的安放槽底部通过第一连接层与第二引脚底部相连接，其余安放槽底部均设有第一连接层，所有的第一连接层和所有的第二连接层均不相连，每个第一连接层底部和每个第二连接层底部均设有锡焊球，所有钝化体表面和所有连接层表面塑封有第一塑封体，所有的锡焊球均露出第一塑封体外；带凸点的IC芯片依次堆叠有两层IC芯片，位于下方的IC芯片通过第一键合线与第二引脚相连，同时通过第四键合线与第一引脚相连；位于上方的IC芯片通过第二键合线与位于下方的IC芯片相连,位于上方的IC芯片通过第三键合线与第一引脚相连。本技术IC芯片堆叠封装件消了传统多圈QFN外围引线结构的引脚限制，满足高密度，多I/ O封装的需求。虽然比不上采用基板生产焊球作为输出的BGA封装的I/O多，但相比采用基板生产焊球作为输出的BGA封装，引线框架带焊球的AAQFN封装效率高，而且成本相对低，运用灵活。并且在此基础开发面阵列QFN IC芯片堆叠封装(PiP)，其产品体积更小，封装密度更高、功能更多，可以替代部分BGA堆叠封装及CSP堆叠封装，实现IC芯片灵活应用于引线框架的CSP封装，缩短开发期周期，其生产成本和开发周期远低于基板封装，具有较大的优势。【专利附图】【附图说明】图1是本技术IC芯片堆叠封装件的结构示意图。图2是生产本技术封装件时，在裸铜框架上涂覆光刻胶及曝光显影坚膜后的剖面示意图。图3是生产本技术封装件时，在裸铜框架上刻蚀出第一凹槽和第四凹槽后的剖面示意图。图4是生产本技术封装件时，涂覆第一钝化层、刻蚀UBM1窗口及框架焊盘窗口后的剖面示意图。图5是生产本技术封装件时，高频溅射多层金属形成UBM1层及框架焊盘后的剖面示意图。图6是图5的P处放大图。图7是生产本技术封装件时，倒装上芯及下填充后的剖面示意图。图8是生产本技术封装件时，堆叠第二 IC芯片及第一次键合后的剖面示意图。图9是生产本技术封装件时，堆叠第三IC芯片及第二次键合后的剖面示意图。图10是生产本技术封装件时，第一次塑封及后固化后的剖面示意图。图11是生产本技术封装件时，涂覆第二钝化层及刻蚀第五凹槽和第六凹槽后的剖面示意图。图12是生产本技术封装件时，在裸铜框架背面刻蚀出第七凹槽及第八凹槽后的剖面示意图。图13是生产本技术封装件时，涂覆第三钝化层及刻蚀第九凹槽后的剖面示意图。图14是生产本技术封装件时，高频溅射铜金属层及刻蚀第十凹槽后的剖面示意图。图15是生产本技术封装件时，涂覆第四钝化层及刻蚀UBM2窗口后的剖面示意图。图16是生产本技术封装件时，引脚底部溅射多层金属形成UBM2层后的剖面示意图。图17是生产本技术封装件时，植球及回流焊后的剖面示意图。图中:1.裸铜框架，2.钝化体，3.第一连接层，4.第一塑封体，5.锡焊球，6.焊料，7.芯片凸点，8.隔墙，9.第一 IC芯片，10.下填料，11.第一凹槽，12.第一键合线，13.第二键合线，14.第一 DAF片，15.第二 IC芯片，16.第二 DAF片，17.第三IC芯片，18.第三键合线，19.第四键合线，20.第二塑封体，21.框架焊盘，22.第二连接层，23.第一引脚，24.第二引脚，25.光刻胶层，26.第二凹槽，27.第三凹槽，28.第四凹槽，29.第一钝化层，30.UBMi窗口，31.框架焊盘窗口，32.UBM1层，33.第二钝化层，34.第五凹槽，35.第六凹槽，37.第七凹槽，38.第八凹槽，39.第三钝化层，40.第九凹槽，41.铜金属层，42.第十凹槽，43.第四钝化层，44.UBM2窗口，45.UBM2层。a.第一金属层，b.第二金属层，c.第三金属层。【具体实施方式】下面结合附图和【具体实施方式】对本技术进行详细说明。如图1所示，本技术IC芯片堆叠封装件，包括裸铜框架1，裸铜框架I上设有第一凹槽11和多个安放槽，第一凹槽11和多个安放槽并排设置，第一凹槽11两侧分别为第一引脚23和第二引脚24，第二引脚24位于第一凹槽11和与第一凹槽11相邻的安放槽之间；第一凹槽11底部与钝化体2相连，第一引脚23通过钝化体2与第二引脚24相连接，第一引脚23底部设有第二连接层22 ;相邻两个安放槽之间设有隔墙8，与第二引脚24相邻的安放槽底部通过第一连接层3与第二引脚24底部相连接，其余安放槽底部均设有第一连接层22，所有的第一连接层3和所有的第二连接层22均不相连，每个第一连接层3底部和每个第二连接层22底部均设有锡焊球5，锡焊球5通过焊料6与对应的连接层相连接，所有钝化体2表面和所有连接层表面塑封有第一塑封体4，所有的锡焊球5均露出第一塑封体4外；裸铜框架I正面倒装有第一 IC芯片9，第一 IC芯片9为带凸点的IC芯片，第一 IC芯片9上的芯片凸点7伸入安放槽内，并通过焊料6与安放槽底部相连接，芯片凸点7与安放槽之间的空隙填充有下填料10 ;第一 IC芯片9上堆叠有第二 IC芯片15，第二 IC芯片15通过第一 DAF片14与第一 IC芯本文档来自技高网...

【技术保护点】
一种带焊球面阵列四边无引脚IC芯片堆叠封装件，包括裸铜框架（1），裸铜框架（1）上设有第一凹槽（11）和多个安放槽，相邻两个安放槽之间设有隔墙（8），裸铜框架（1）正面倒装有带凸点的第一IC芯片（9），该IC芯片上的芯片凸点（7）伸入安放槽内，芯片凸点（7）与安放槽之间的空隙填充有下填料（10），裸铜框架（1）正面塑封有第 一塑封体（20），其特征在于，第一凹槽（11）两侧分别为第一引脚（23）和第二引脚（24）；第一凹槽（11）底部与钝化体（2）相连，第一引脚（23）通过钝化体（2）与第二引脚（24）相连接，第一引脚（23）底部设有第二连接层（22）；与第二引脚（24）相邻的安放槽底部通过第一连接层（3）与第二引脚（24）底部相连接，其余安放槽底部均设有第一连接层（22），所有的第一连接层（3）和所有的第二连接层（22）均不相连，每个第一连接层（3）底部和每个第二连接层（22）底部均设有锡焊球（5），所有钝化体（2）表面和所有连接层表面塑封有第一塑封体（4），所有的锡焊球（5）均露出第一塑封体（4）外；带凸点的IC芯片依次堆叠有两层IC芯片，位于下方的IC芯片通过第一键合线（12）与第二引脚（24）相连，同时通过第四键合线（19）与第一引脚（23）相连；位于上方的IC芯片通过第二键合线（13）与位于下方的IC芯片相连，位于上方的IC芯片通过第三键合线（18）与第一引脚（23）相连。...

【技术特征摘要】

【专利技术属性】
技术研发人员：慕蔚，李习周，邵荣昌，王永忠，
申请(专利权)人：天水华天科技股份有限公司，
类型：新型
国别省市：甘肃;62