封装和电介质或各向异性导电（ACF）构造层制造技术

本发明专利技术内容的各实施方式涉及用于具有通过界面层连接到集成电路衬底的一个或多个管芯的集成电路（IC）封装的技术和配置。在一种实施方式中，界面层可以包括被配置为在诸如管芯和集成电路衬底等的一个或多个组件之间向离开平面的方向传导电信号的各向异性部分。在另一实施方式中，界面层可以是电介质或电绝缘层。在又一实施方式中，界面层可以包括充当在两个组件之间的互连的各向异性部分、电介质部分或绝缘部分和由电介质部分或绝缘部分围绕并充当在相同的或其他组件之间的互连的一个或多个互连结构。可以描述和/或要求保护的其他实施方式。

【技术实现步骤摘要】
封装和电介质或各向异性导电（ACF）构造层
本公开内容的各实施方式通常涉及集成电路的领域，且尤其涉及用于具有精确的组件-组件对准的集成电路（IC）封装技术和配置。
技术介绍
晶圆级球栅阵列（WLB）技术已经被用来在硅晶片上构建集成电路封装。在WLB封装中，互连处于扇入（fan-in）配置。相反，嵌入式晶圆级球栅阵列（eWLB）技术被用来在由单片芯片和注模材料制成的人造晶圆上构建封装。通常，管芯由取放（PnP）工具面朝下安装在支承上、过模和固化。然后移除支承，且以扇出配置在管芯的所暴露的面上构建互连。扇出配置提供比传统的WLB封装更多的用于互连布线的空间。然而，当前的eWLB技术具有若干缺陷。首先，用来放置组件的取放（PnP）工具是昂贵的，且具有有限的吞吐容量，且并非全部组件都需要相同的放置精度。另外，在成型和固化工艺期间，各组件可能偏移。由于差的管芯（组件）到管芯（组件）的对准精度，高密度/高带宽布线不可行。然后，通过PnP工具把管芯或其他组件放置到支承上的管芯粘附膜（DAF）上可以留下陷在管芯或组件下的空腔。最终，可以用激光钻成的通孔或照相界定的通孔来制作互连，这在成本或性能方面可能不是最优的。附图说明结合附图，借助下列具体实施方式将容易理解各实施方式。为了促进这一描述，相同的标号表示相同的结构元件。在附图的各图中，作为示例而非限制阐释各实施方式。图1示意性地阐释根据一些实施方式的示例集成电路（IC）封装装配件的横截面图。图2示意性地阐释根据一些实施方式的另一示例IC封装装配件的横截面图。图3示意性地阐释根据一些实施方式被耦合到电路板的示例IC封装装配件的横截面图。图4是根据一些实施方式用于制造IC封装装配件的方法的流程图。图5-图13示意性地阐释各种制造操作期间或在各种制造操作之后的IC封装装配件。图5示意性地阐释根据一些实施方式被放置在用于制造示例IC封装装配件的支承上的管芯的横截面图。图6示意性地阐释根据一些实施方式用于制造IC封装装配件的示例支承和界面层的横截面图。图7示意性地阐释根据一些实施方式在把界面层放置在一个或多个管芯上之后的示例IC封装装配件的组件的横截面图。图8示意性地阐释根据一些实施方式把界面层放置在一个或多个管芯上之后被压迫在各支承之间的管芯和界面层的横截面图。图9示意性地阐释根据一些实施方式在从IC封装装配件的组件移除支承之后的示例IC封装装配件。图10示意性地阐释根据一些实施方式在增加电子组件之后的示例IC封装装配件。图11示意性地阐释根据一些实施方式在增加成型材料之后的示例IC封装装配件。图12示意性地阐释根据一些实施方式在移除支承之后的示例IC封装装配件。图13示意性地阐释根据一些实施方式在平整界面层之后的示例IC封装装配件。图14示意性地阐释根据本专利技术的一种实现的计算设备。具体实施方式本公开内容的各实施方式描述用于带有精确的组件到组件对准的集成电路（IC）封装的技术和配置。在下列描述中，将使用本领域中的技术人员通常用来向本领域中的其他技术人员传播他们的工作要点的术语来描述说明性实现的各方面。然而，本领域中的技术人员将明显看出，可以借助于所描述的各方面种的仅一些来实践本专利技术。出于解释的目的，陈述了特定的数字、材料和配置，以便提供对说明性实现的透彻理解。然而，本领域中的技术人员将明显看出，不需要特定细节就可以实践本专利技术。在其他实例中，忽略或简化了公知的特征，以便不模糊说明性实现。在下列具体实施方式中，对附图进行引用，附图构成下列具体实施方式的部分，其中，类似的数字始终指定类似的部分，且其中作为阐释示出可以在其中实践的本公开内容的主题的实施方式。应理解，在不偏离本公开内容的范围的前提下，可以利用其他实施方式，且可以做出结构或逻辑改变。因此，不应以限制意义来理解下列具体实施方式，且各实施方式的范围由所附权利要求和它们的等效物界定。出于本公开内容的目的，短语“A和/或B”表示（A）、（B）或（A和B）。出于本公开内容的目的，短语“A、B和/或C”表示（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。本描述可以使用基于透视的描述，例如顶部/底部、内部/外部、上面/下面等等。这样的描述仅仅用来促进讨论，且不预期把在此描述的实施方式的应用限定为任何具体的取向。本描述可以使用短语“在一个实施方式中”或“在多个实施方式中”，两者均可以是指相同的或不同的实施方式中的一个或多个。此外，在相对于本公开内容的实施方式使用时，术语“包含”、“包括”、“具有”等等是同义的。在此可以使用术语“与……耦合”以及其衍生物。“耦合”可以意指以下中的一个或多个。“耦合”可以表示两个或更多个元件处于直接物理接触或电接触。然而，“耦合”也可以表示两个或更多个元件相互间接地接触，但仍然相互协作或交互，且可以表示在被称为相互耦合的元件之间耦合或连接的一个或多个其他元件。术语“直接耦合”可以意指两个或元件处于直接接触。在各种实施方式中，短语“界面层”可以表示被形成、沉积或放置在管芯和集成电路衬底之间的连续或不连续层。界面层或其某种部分可以与管芯和集成电路衬底中的一个或多个直接接触（例如，直接物理接触和/或电接触）或非直接接触（例如，由一个或多个其他层分开）。本公开内容的各实施方式描述用于集成电路（IC）封装的技术和配置。在一些实施方式中，IC封装可以包括经过界面层连接到集成电路衬底的一个或多个管芯。在一些实施方式中，界面层可以包括被配置为在一个或多个组件之间（例如，在管芯和集成电路衬底之间）相对于由界面层形成/界定的平面向离开平面的方向传导电信号的各向异性部分。例如，界面层可以是充当在一个或多个管芯和集成电路衬底之间的互连的完全的/连续的各向异性界面层。备选地，界面层可以是电介质或绝缘层。作为另一备选，界面层可以包括各向异性部分、电介质部分或绝缘部分和由电介质部分或绝缘部分围绕的一个或多个互连结构。各向异性部分可以充当在管芯/组件和集成电路衬底之间的互连，且电介质部分或绝缘部分可以充当在相同的或不同的管芯和集成电路衬底之间的互连。在此相对于界面层描述的原理不限于这些示例，且在其他实施方式中可以应用到其他类型的衬底（例如，电路板）。图1示意性地阐释根据一些实施方式的示例集成电路（IC）封装装配件100。IC封装装配件100可以包括通过界面层112与集成电路衬底122耦合的一个或多个管芯（在下文中称为“管芯102”）。在一些实施方式中，一个或多个管芯互连结构（在下文中为“互连结构106”）也可以把（各）管芯102连接到集成电路衬底122。在各种实施方式中，管芯102和集成电路衬底122均可以被称为“IC衬底”。（各）管芯102可以包括由半导体材料组成的衬底，在该半导体材料上形成有诸如例如晶体管和关联的电路等的电子器件。管芯102的有源侧上可以形成有一个或多个晶体管器件。在一些实施方式中，管芯102可以表示分立的芯片，且可以是、可以包括处理器、存储器或ASIC，或者是其部分。集成电路衬底122可以包括由诸如环氧树脂等的聚合物组成的层压衬底，该聚合物上可以形成有迹线或其他电路。在一些实施方式中，集成电路衬底122是具有核心和/或一个或多个构造（BU）层的基于环氧树脂的层压衬底，诸如本文档来自技高网...

【技术保护点】
一种集成电路封装，包括：集成电路衬底；管芯；以及被放置在所述管芯和所述集成电路衬底之间的界面层，所述界面层具有被配置为在所述管芯和所述集成电路衬底之间相对于由所述界面层形成的平面向离开平面的方向传导电信号的各向异性导电部分。

【技术特征摘要】
2012.12.19 US 13/719,8361.一种制造集成电路封装的方法，包括：把一个或多个管芯定位在第一支承上，所述一个或多个管芯具有第一表面以及与所述第一表面相对的第二表面；把界面层施加到第二支承；把力施加到所述第一支承和所述第二支承中的一个，其中所述力使得所述第一支承和所述第二支承中的所述一个向所述第一支承和所述第二支承中的另一个移动，并且响应于所述移动，所述界面层被压迫到所述一个或多个管芯的所述第一表面；将所述第一支承与所述一个或多个管芯分离；以及把成型材料施加到所述一个或多个管芯的所述第二表面，其中，把成型材料施加到所述一个或多个管芯的所述第二表面包括：反转所述第二支承并在反转所述第二支承的同时把所述成型材料施加到所述一个或多个管芯的所述第二表面，以及其中所述方法还包括：在反转所述第二支承的同时把电子组件耦合到所述界面层，其中，施加所述成型材料还包括把所述成型材料施加到所述电子组件。2.如权利要求1所述的方法，还包括在所述界面层被...

【专利技术属性】
技术研发人员：C·胡，D·徐，Y·富田，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US