晶圆堆叠结构及其制作方法与晶圆的制作方法技术

本发明专利技术提供一种晶圆堆叠结构及其制作方法与晶圆的制作方法。晶圆堆叠结构的制作方法包括：于一第一晶圆中形成一第一穿硅导孔开口；于第一穿硅导孔开口中填入一第一导电材料以形成一第一穿硅导孔填充部，其中第一穿硅导孔填充部具有一凹槽；于一第二晶圆中形成一第二穿硅导孔开口；于第二穿硅导孔开口中填入一第二导电材料，以形成一第二穿硅导孔填充部，其中第二穿硅导孔填充部具有一凸起结构；以及堆叠第一晶圆与第二晶圆，其中凸起结构插入凹槽中，且第一穿硅导孔填充部电性连接第二穿硅导孔填充部。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种。晶圆堆叠结构的制作方法包括：于一第一晶圆中形成一第一穿硅导孔开口；于第一穿硅导孔开口中填入一第一导电材料以形成一第一穿硅导孔填充部，其中第一穿硅导孔填充部具有一凹槽；于一第二晶圆中形成一第二穿硅导孔开口；于第二穿硅导孔开口中填入一第二导电材料，以形成一第二穿硅导孔填充部，其中第二穿硅导孔填充部具有一凸起结构；以及堆叠第一晶圆与第二晶圆，其中凸起结构插入凹槽中，且第一穿硅导孔填充部电性连接第二穿硅导孔填充部。【专利说明】
本专利技术有关于晶圆堆叠结构及其制作方法。
技术介绍
随着半导体元件朝向微型化的方向进展，开始广泛地研究三维晶圆堆叠技术(three-dimensional wafer stacking technology)。穿娃导孔(Through Silicon Via,TSV)为一种有助于三维晶圆堆叠结构运作的结构。穿硅导孔为一种贯穿硅晶圆或晶片的电性连接结构。当穿硅导孔结合焊料凸块，可堆叠晶圆或是晶片，达成高密度的内连接(high-density interconnections)。然而，会需要额外的制程来形成焊料凸块，以及对准焊料凸块与穿硅导孔。这些额外的制程会增加半导体元件的制程复杂度以及制作成本。
技术实现思路
本专利技术的目的在于提供一种。本专利技术一实施例提供一种晶圆堆叠结构的制作方法，包括:于一第一晶圆中形成一第一穿娃导孔开口 ；于第一穿娃导孔开口中填入一第一导电材料以形成一第一穿娃导孔填充部，其中第一穿硅导孔填充部具有一凹槽；于一第二晶圆中形成一第二穿硅导孔开口 ；于第二穿硅导孔开口中填入一第二导电材料，以形成一第二穿硅导孔填充部，其中第二穿硅导孔填充部具有一凸起结构；以及堆叠第一晶圆与第二晶圆，其中凸起结构插入凹槽中，且第一穿硅导孔填充部电性连接第二穿硅导孔填充部。本专利技术一实施例提供一种晶圆堆叠结构，包括:一第一晶圆，包括:一第一穿娃导孔开口，由第一晶圆的一正面贯穿至第一晶圆的一背面；以及一第一穿硅导孔填充部，形成于第一穿硅导孔开口中，且具有一凹槽位于第一穿硅导孔填充部的一正面上；以及一第二晶圆，包括:一第二穿硅导孔开口，由第二晶圆的一正面贯穿至第二晶圆的一背面；以及一第二穿硅导孔填充部，形成于第二穿硅导孔开口中，且具有一凸起结构位于第二穿硅导孔填充部的一正面上，第一晶圆的正面是朝向第二晶圆的正面，且第二穿硅导孔填充部的凸起结构是插入第一穿硅导孔填充部的凹槽中。本专利技术一实施例提供一种晶圆的制作方法，包括:于晶圆上形成一穿硅导孔开口 ；以及以电镀的方式于穿硅导孔开口中填入一导电材料，以形成一穿硅导孔填充部，穿硅导孔填充部具有一凹槽或是一凸起结构。【专利附图】【附图说明】图1A-1C绘示本专利技术一实施例的在一半导体元件的制程中的一第一晶圆的剖面图；图2A至图2C绘示本专利技术一实施例的在一半导体元件的制程中一第二晶圆的剖面图；图3绘示本专利技术一实施例的晶圆堆叠结构的剖面图；图4绘示本专利技术另一实施例的晶圆堆叠结构的剖面图；图5A与图5B分别为本专利技术一实施例的一第一晶圆与一第二晶圆于一半导体元件的制程中的剖面图；图6绘示本专利技术一实施例的晶圆堆叠结构的剖面图；图7A至图7C绘示本专利技术另一实施例的一第一晶圆于一半导体元件的制程中的剖面图；图8A至图SC绘示本专利技术一实施例的一第二晶圆于一半导体元件的制程中的剖面图；图9绘示本专利技术一实施例的晶圆堆叠结构的剖面图；图1OA与图1OB分别为本专利技术一实施例的一第一晶圆与一第二晶圆于一半导体兀件的制程中的剖面图；图11绘示本专利技术一实施例的第一晶圆与第二晶圆的剖面图。【符号说明】10、30、50、70 第一晶圆；20、40、60、80 第二晶圆；100、500 第一 基板；100a、130a、200a、230a、500a、540a、600a、640a 正面；100b、200b、500b 背面；110、510第一穿硅导孔开口；120、530 第一阻障层；130、540第一穿硅导孔填充部；140、560、600b 凹槽；150、570 第一焊料层；200、600 第二基板；210、610第二穿硅导孔开口；220、630 第二阻障层；230、640第二穿硅导孔填充部；240,660 凸起结构；250、670 第二焊料层；520第一接垫开口；550 第一接垫；620第二接垫开口；650 第二接垫。【具体实施方式】以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。在附图中，实施例的形状或是厚度可能扩大，以简化或是突显其特征。再者，图中未绘示或描述的元件，可为所属
中具有通常知识者所知的任意形式。图1A-1C绘示本专利技术一实施例的在一半导体元件的制程中的一第一晶圆10的剖面图。请参照图1A,第一晶圆10包括一第一基板100、一第一穿娃导孔开口 110、以及一第一阻障层120，其中第一基板100具有一正面IOOa以及一背面100b，第一阻障层120是形成在第一基板100的正面IOOa上。第一基板100可为一半导体基板,其材质例如为娃、砷化嫁、憐砷化嫁(gallium arsenide-phosphide,GaAsP)、憐化铟(indium phosphide, InP)、石申招化嫁(gallium aluminum arsenic, GaAlAs)、憐化嫁铟(indium gallium phosphide,InGaP)、或其相似物等。虽然图1A未绘示，第一晶圆10可包括至少一集成电路元件，集成电路元件是位于第一基板100的正面IOOa与背面IOOb的至少其中之一上。虽然在图1A中，第一基板100是由单一且同质的材料(single, homogeneous material)所组成,但本专利技术不限于此，第一基板100可包括至少一额外的膜层，例如一低介电常数膜，低介电常数膜是形成在第一基板100的正面IOOa与背面IOOb的至少其中之一上。第一穿硅导孔开口 110是形成在第一基板100的正面IOOa上，并位于一区域中，一穿硅导孔填充部即将形成于此区域中。第一穿硅导孔开口 110的形成方法例如为湿式蚀刻或反应式离子蚀刻(reactive ion etching, RIE)等。第一穿娃导孔开口 110可具有一预定深度以使第一穿硅导孔开口 110不贯穿第一晶圆10。虽然图1A的实施例仅绘示形成一个第一穿硅导孔开口 110，但亦可形成多个穿硅导孔开口于第一基板100中，其中在第一穿硅导孔开口 110上形成至少一介电层(未绘出)。第一阻障层120是配置在第一基板100上。因此，第一阻障层120可配置在介电层上，亦即，介电层是位于第一阻障层120与第一基板100 (或第一穿硅导孔开口 110的一内壁)之间。第一阻障层120包括一第一部分与一第二部分本文档来自技高网...

【技术保护点】
一种晶圆堆叠结构的制作方法，其特征在于，包括：于一第一晶圆中形成一第一穿硅导孔开口；于该第一穿硅导孔开口中填入一第一导电材料以形成一第一穿硅导孔填充部，其中该第一穿硅导孔填充部具有一凹槽；于一第二晶圆中形成一第二穿硅导孔开口；于该第二穿硅导孔开口中填入一第二导电材料，以形成一第二穿硅导孔填充部，其中该第二穿硅导孔填充部具有一凸起结构；以及堆叠该第一晶圆与该第二晶圆，其中该凸起结构插入该凹槽中，且该第一穿硅导孔填充部电性连接该第二穿硅导孔填充部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王宠智，林哲歆，顾子琨，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：中国台湾;71