电荷陷阱器件的擦除方法技术

一种电荷陷阱器件的擦除方法，所述方法包括以下步骤：将第一擦除电压施加到电荷陷阱器件；将擦除验证电压施加到电荷陷阱器件；执行当前第一失败位检查操作，所述当前第一失败位检查操作包括将基于擦除验证电压判定的擦除失败的电荷陷阱器件的第一数目与第一参考值进行比较，并且基于比较结果来判定通过或失败；在当前第一失败位检查操作被判定成失败时，判定在上一擦除循环期间执行的上一第一失败位检查操作是否通过；以及在上一擦除循环期间执行的上一第一失败位检查操作通过时，将第三擦除电压设定成与在上一擦除循环期间利用的第二擦除电压相同的电平。

【技术实现步骤摘要】
【专利摘要】一种，所述方法包括以下步骤：将第一擦除电压施加到电荷陷阱器件；将擦除验证电压施加到电荷陷阱器件；执行当前第一失败位检查操作，所述当前第一失败位检查操作包括将基于擦除验证电压判定的擦除失败的电荷陷阱器件的第一数目与第一参考值进行比较，并且基于比较结果来判定通过或失败；在当前第一失败位检查操作被判定成失败时，判定在上一擦除循环期间执行的上一第一失败位检查操作是否通过；以及在上一擦除循环期间执行的上一第一失败位检查操作通过时，将第三擦除电压设定成与在上一擦除循环期间利用的第二擦除电压相同的电平。【专利说明】相关申请的交叉引用本申请要求2012年12月3日向韩国知识产权局提交的申请号为10-2012-0139018的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术涉及一种半导体存储器件，更具体而言，涉及一种包括电荷陷阱器件的非易失性存储器件的擦除方法。
技术介绍
一般地，半导体存储器件可以分成易失性存储器件或非易失性存储器件。易失性存储器件在电源切断时丢失其中储存的数据，而非易失性存储器件即使电流切断也可以保留其中储存的数据。非易失性存储器件包括各种类型的存储器单元。非易失性存储器件可以根据存储器单元的结构而实现为快闪存储器件、利用铁电电容器的铁电RAM (FRAM)、利用隧穿磁阻(tunneling magneto-resistive, TMR)层的磁性RAM (MRAM)、利用硫族化物合金的相变存储器件、利用过渡金属氧化物的阻变存储RAM(ReRAM)等。具有改善的可靠性的改进的半导体存储器件是有利的。
技术实现思路
根据一些实施例，一种包括电荷陷阱器件的非易失性存储器件的擦除方法能防止由反向隧穿引起的特性减弱。在一个实施例中，一种包括以下步骤:将第一擦除电压施加到电荷陷阱器件；将擦除验证电压施加到电荷陷阱器件；判定电荷陷阱器件的擦除状态；执行当前第一失败位检查操作，所述当前第一失败位检查操作包括将基于擦除验证电压被判定成擦除失败的电荷陷阱器件的第一数目与第一参考值进行比较，并且基于比较结果判定通过或失败；在当前第一失败位检查操作被判定成失败时，判定在上一擦除循环期间执行上一第一失败位检查操作是否通过通过；以及当在上一擦除循环期间执行的上一第一失败位检查操作通过时，将第三擦除电压设定成与在上一擦除循环期间使用的第二擦除电压相同的电平。在另一个实施例中，一种包括以下步骤:将第一擦除电压施加到电荷陷阱器件；执行当前第一擦除验证操作，所述当前第一擦除验证操作包括将第一擦除验证电压施加到电荷陷阱器件，判定电荷陷阱器件的擦除状态，以及根据基于第一擦除验证电压被判定成擦除失败的电荷陷阱器件的第一数目来判定通过或失败；在当前第一擦除验证操作被判定成失败时，判定在上一擦除循环期间执行的上一第一擦除验证操作是否通过；以及当在上一擦除循环期间执行的上一第一擦除验证操作被判定成通过时，将第三擦除电压设定成与上一擦除循环期间使用的第二擦除电压相同的电平。【专利附图】【附图说明】结合附图来描述本专利技术的特点、方面以及实施例，其中:图1是根据一些实施例的非易失性存储器件的电荷陷阱器件的简化截面图。图2是用于解释检测根据一些实施例的非易失性存储器件的反向隧穿效应的方法的简化阈值电压分布图。图3是说明根据一些实施例的擦除操作的简化示图。图4是解释在根据一些实施例的擦除方法期间施加的擦除电压的简化示图。图5示出根据一些实施例的擦除方法的简化流程图。图6是说明根据一些实施例的擦除循环的简化示图。图7是解释在根据一些实施例的擦除方法中施加的擦除电压的简化示图。图8是示出根据一些实施例的擦除方法的简化流程图。【具体实施方式】在下文中，将经由示例性实施例，参照附图来描述根据本专利技术的非易失性存储器件的擦除方法。下面将参照附图更详细地描述本专利技术的示例性实施例。然而，本专利技术可以用不同的方式实施，而不应解释为限于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并向本领域技术人员充分传达本专利技术的范围。附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。在本说明书中，使用了特定的术语。这些术语用于描述本专利技术，而不用于限制本专利技术的意义或限定本专利技术的范围。在本说明书中，“和/或”表示包括了布置在“和/或”之前和之后的一个或更多个部件。另外，“连接/耦接”表示一个部件直接与另一个部件耦接或经由另一个部件间接耦接。在本说明书中，只要不在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元件。根据一些实施例，一种快闪存储器件可以包括具有层叠的栅结构的存储器单元。层叠的栅结构可以包括顺序层叠在存储器单元的沟道区之上的隧道氧化物层、浮栅电极、栅电介质层以及控制栅电极。在层叠的栅结构的存储器单元中，可以将隧道氧化物层形成具有大的厚度，以改善存储器单元的寿命。然而，随着诸如快闪存储器件的非易失性存储器件的集成度增加，隧道氧化物层的厚度已经逐步地减小。因此，电荷可能会经由隧道氧化物层泄漏，由此降低存储器单元的可靠性。为了解决这个问题，已经对新概念的存储器元件进行了积极的研究和开发。在存储器元件之中，更多地关注具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的电荷陷讲器件(charge trap device, CTD)为单位单元的非易失性存储器件。具有SONOS结构的电荷陷阱器件可以包括顺序层叠的硅衬底、隧道层、电荷陷阱层、阻挡层以及控制栅电极。在硅衬底中可以形成有沟道区。在一些实施例中，电荷陷阱层可以由氮化物形成。可以通过注入或消除电子的机制来对电荷陷阱器件进行编程或擦除。当在半导体衬底与控制栅电极之间形成高电场以便擦除电荷陷阱器件时，会发生反向隧穿。具体地，可以经由用于将电荷陷阱层与控制栅电极电分开的阻挡层，而将控制栅电极的电子引入到电荷陷阱层中。当反向隧穿发生时，即使施加擦除电压，电荷陷阱器件可能不会被擦除而是被编程。因而，电荷陷阱器件的擦除特性降低。图1是根据一些实施例的非易失性存储器件的电荷陷阱器件(CTD)的简化截面图。参见图1，在N衬底100之上形成有P阱101。在一些实施例中，当利用三层阱结构时，可以将N衬底100改变成P衬底。在一些实施例中，可以在P衬底之上形成N阱，并且可以在N阱之上形成P阱101。在P阱101之上，形成η+源极/漏极杂质区102和103。η+源极/漏极杂质区102和103由形成在P阱101内部的沟道区而彼此隔离开。在η+源极/漏极杂质区102和103之间的沟道区之上形成有隧道层110。在一些实例中，隧道层Iio可以具有由诸如氧化硅(SiO2)的绝缘体形成的单层或多层结构。在隧道层110之上形成有电荷陷阱层120。在一些实例中，电荷陷阱层120可以由氮化硅形成。电荷陷阱层120将从沟道区经由隧道层110注入的电荷捕获。在电荷陷阱层120之上形成有阻挡层130。在一些实例中，阻挡层130可以具有由诸如SiO2、氧化物-氮化物-氧化物(ONO)层、和/或氧化铝(Al2O3)的绝缘体形成的单层或多层结构。在阻挡层130之上形成有控制栅电极140。在一些实例中，控制本文档来自技高网...

【技术保护点】
一种电荷陷阱器件的擦除方法，所述方法包括以下步骤：将第一擦除电压施加到所述电荷陷阱器件；将擦除验证电压施加到所述电荷陷阱器件；判定所述电荷陷阱器件的擦除状态；执行当前的第一失败位检查操作，所述当前的第一失败位检查操作包括将基于所述擦除验证电压判定为擦除失败的电荷陷阱器件的第一数目与第一参考值进行比较，并且基于比较的结果来判定通过或失败；在当前的第一失败位检查操作被判定成失败时，判定在上一擦除循环期间执行的上一第一失败位检查操作是否通过；以及在所述上一擦除循环期间执行的上一第一失败位检查操作通过时，将第三擦除电压设定成与在所述上一擦除循环期间使用的第二擦除电压相同的电平。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：白侊虎，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR