片上解耦电容器、集成芯片及其制造方法技术

本发明专利技术涉及片上解耦电容器、集成芯片及其制造方法。公开了一种片上解耦电容器。一个或多个碳纳米管被耦合到所述电容器的第一电极。在所述一个或多个碳纳米管上形成介电肤层。在所述介电肤层上形成有金属涂层。所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及。公开了一种片上解耦电容器。一个或多个碳纳米管被耦合到所述电容器的第一电极。在所述一个或多个碳纳米管上形成介电肤层。在所述介电肤层上形成有金属涂层。所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。【专利说明】
本专利技术涉及一种集成芯片电容器，更具体涉及使用碳纳米管的电容器。
技术介绍
集成芯片通常包括片上解耦电容器，以抑制电压尖峰和其他电气干扰，从而避免破坏集成芯片的操作元件。片上解耦电容器一般包括第一电极和第二电极，以及二者之间形成的介电材料。电容通常受所用的材料、第一电极和第二电极之间的表面积以及电极之间的距离的影响。一种常用的增加电容的方法包括通过增加电极之间的表面积。在一种方法中，可以在所述第一电极中形成沟槽，第二电极形成为延伸到所述沟槽的叉头(prong)。这种沟槽/尖头结构的几种变形结构可用于扩展第一电极和第二电极之间的表面积。
技术实现思路
根据本专利技术的一个实施例，一种片上解耦电容器包括:耦合到所述电容器的第一电极的一个或多个碳纳米管；在所述一个或多个碳纳米管上形成的介电肤层；以及在所述电介质的表皮上形成的金属涂层，其中，所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。根据本专利技术的另一个实施例，一种集成芯片包括:第一电极；第二电极；以及所述第一电极和所述第二电极之间的分离层，其中，所述分离层被配置为包括一个或多个碳纳米管，在所述一个或多个碳纳米管表面上具有介电肤层。根据本专利技术的另一个实施例，一种片上解耦电容器包括:第一电极，其被配置以形成多个沟槽；第二电极，其被配置以形成多个叉头，其中所述第二电极的选择的叉头被配置为延伸到所述第一电极的选择的沟槽中；在第一电极和第二电极之间的分离层，其中，所述隔离层包括:电耦合到所述第一电极的碳纳米管的网孔(mesh);形成所述碳纳米管的所述网孔上的介电肤层；以及形成在所述介电肤层上的金属涂层。通过本专利技术的技术，可以实现附加的特征和有益效果。本专利技术的其它实施例和方面在本文中被详细描述，也被认为是所要求保护的本专利技术的一部分。为了更好地理解本专利技术的有益效果和特征，请参照描述和附图。【专利附图】【附图说明】在说明书结论处的权利要求中特别地指出并明确要求保护视为本专利技术的主旨。通过下面详细的说明并结合附图，本专利技术的上述和其他特征以及有益效果是显而易见的:图1示出了本专利技术可用于集成芯片的片上解耦电容器一个示例；图2示出了碳纳米管的示例性配置，其用于形成图1的片上解耦电容中的示例性的分离层；图3示出了在图1中的示例性的分离层的剖视图；图4示出了设置在层间介电材料的底层中形成的沟槽中的铜布线；图5显示了在图4的铜布线和底介电层上形成的底电极；图6显示了在图5的底电极上沉积的分离层；图7示出了在图6的分离层上沉积的顶电极和顶金属；图8示出了解耦电容器的电容性单元的蚀刻表面；图9示出了在图8中形成的电容性单元的顶表面上沉积的层间介电材料的第二层；图10示出完成的片上解耦电容器；图11示出了包括多个沟槽的单解耦电容器。【具体实施方式】图1显示了本专利技术示例性的片上解耦电容100，其可适用于集成芯片。片上解耦电容器100包括两个铜布线104a和104b，其布置在层间介电材料层102内。层间介电材料层102将电容器100与外部的电路和元件电绝缘，以防止电流从电容器100泄漏。第一铜布线104a电耦合到底电极106，以及第二铜布线104b通过顶金属层112电耦合到顶电极110。底电极106和顶电极110可形成沟槽/叉头架构，其增加底电极106和顶电极110之间的表面积。隔离层108设置在底电极106和顶电极110之间，以使得顶电极110与底电极106电绝缘。在一个示例性的实施例中，隔离层108包括一个或多个碳纳米管,该一个或多个碳纳米管被设置为增加隔离层108的与电容相关的表面积并由此增加解耦电容器100的电容超过没有碳纳米管时的隔离层的电容。下面将结合图2和图3详细讨论的隔离层108。图2显示了用于形成图1的片上解耦电容100的示例性隔离层108的碳纳米管202的示例性配置。出了底电极106以及由底电极106的表面之上的体积表示隔离层108。碳纳米管202沉积在底电极106上，并在示例性实施例中，形成碳纳米管202的网孔。该碳纳米管202可以在各种位置彼此接触，但由于它们的网孔设置或结构，可以其他方式形成它们之间的空间。一旦碳纳米管202沉积在底电极106上，在碳纳米管202上形成介电肤层(204，图3)。由于沉积的碳纳米管202的网孔状结构，可使用原子层沉积将介电肤层204沉积在碳纳米管202上。介电肤层204覆盖碳纳米管202的外表面以及底电极106的表面。一旦介电肤层204沉积在碳纳米管202上,金属涂层(206,图3)被沉积在介电肤层204上。使用是原子层沉积技术沉积金属涂层206，以形成基本上为圆柱形的外壳。图3示出了在图1中的示例性形成的隔离层108的剖视图。示例性的碳纳米管202的表面上形成有介电肤层204。介电肤层204形成在碳纳米管202的外表面之上，并且可包括Al203、Hf02或其他合适的介电材料。介电肤层的厚度为约5纳米(nm)和20nm之间的范围内。在一个示例性实施例中，介电肤层204包括I纳米AlO2N3和8nm的Hf02。金属涂层206形成在介电肤层204的外表面上,并可能在介电层204周围形成同心结构。此外,金属涂层206可填充在碳纳米管/介质皮肤组件之间的间隙。在一个示例性实施例中，金属涂层206的厚度为约5nm到50nm之间的范围内。金属涂层206可能是氮化钽(TaN)或氮化钛(TiN)。在替代实施例中，金属层206可包括任何合适的导电金属，如铜，铝等。未被碳纳米管202、介电肤层204和金属涂层206的隔离层108的剩余部分被填充以合适的导电材料208(如铜，铝等)。形成隔离层108后，介电肤层204电隔离碳纳米管202与金属涂层206。因此，该电容被该碳纳米管202、碳纳米管202上的金属涂层206、以及碳纳米管202和金属涂层206之间的介电肤层204限定为纳米级。因此，介电肤层204的表面积与电容相关。图4-9示出了用于制造本专利技术的示例性的片上解耦电容器100的制造方法。图4示出了设置在层间介电材料的底介电层102a中形成的沟槽中的铜布线104a。在一个示例性实施例中，层间介电材料可被沉积在铜布线104a的顶表面上。也可以对底介电层102a进行化学机械抛光，以提供底介电层102a的光滑表面。也可以使用标准的光刻方法和反应性离子蚀刻，以露出铜布线104a的顶表面。图5示出了图4中的底介电层102a和铜布线104a上形成的底电极106。可以由任何合适的导电金属形成底电极106,如铜或招。在一个不例性实施例中，底电极106可使用原子层沉积(ALD)或化学气相沉积(CVD)进行沉积，并可能形成沟槽，该沟槽与在图4中形成的沟槽的形状相符。图6示出了沉积在底电极106上的隔离层108。该隔离层108的沉积可分为数个阶段进行。如图2所示，在第一阶段中，一个或多个碳纳米管202沉积在底电极106上，从而附着在底电极106上。在第二阶段中，高k介电材料204沉积在碳纳米管202，本文档来自技高网...

【技术保护点】
一种片上解耦电容器，其包括：耦合到第一电极的一个或多个碳纳米管；形成在所述一个或多个碳纳米管上的介电肤层；以及形成在所述介电肤层上的金属涂层，其中所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：D·B·法默，A·D·富兰克林，汉述仁，G·S·图勒夫斯基，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US