包括鳍式场效应晶体管的静态随机存取存储器单元制造技术

本发明专利技术涉及包括鳍式场效应晶体管的静态随机存取存储器单元。一种静态随机存取存储(SRAM)单元包括与第一方向平行的第一长边界和第二长边界，以及与第二方向平行的第一短边界和第二短边界，其中，第二方向与第一方向垂直。第一长边界和第二长边界比第一短边界和第二短边界长并且与第一短边界和第二短边界形成矩形。传送VSS电源电压的CVss线穿越第一长边界和第二边界。CVss线与第二方向平行。位线和位线条位于CVss线的相对侧上。位线和位线条被配置成用于传送互补位线信号。本发明专利技术还提供了包括FinFET的SRAM单元。

【技术实现步骤摘要】
包括鳍式场效应晶体管的静态随机存取存储器单元相关申请的交叉参考本申请涉及以下共同受让的于2012年11月30日提交并且名称为“SRAMCellComprisingFinFETs”的第13/691,373号美国专利申请（代理人卷号TSM12-0841），其全部内容结合于此作为参考。
本专利技术一般地涉及半导体
，更具体地，涉及SRAM单元。
技术介绍
静态随机存取存储器（SRAM）普遍用于集成电路中。SRAM单元具有保持数据却不需要重新恢复的有利特征。随着对集成电路的速度的要求的不断增加，SRAM单元的读取速度和写入速度也变得更重要。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种静态随机存取存储（SRAM）单元，包括：第一长边界和第二长边界，与第一方向平行；第一短边界和第二短边界，与第二方向平行，所述第二方向与所述第一方向垂直，其中，所述第一长边界和所述第二长边界比所述第一短边界和所述第二短边界长并且与所述第一短边界和所述第二短边界形成矩形；CVss线，穿越所述第一长边界和所述第二长边界传送VSS电源电压，所述CVss线与所述第二方向平行；以及位线和位线条，位于所述CVss线的相对侧，所述位线和所述位线条被配置成传送互补位线信号。在该SRAM单元中，所述CVss线比所述位线和所述位线条宽。在该SRAM单元中，所述第一长边界的长度与所述第一短边界的长度的比率大于约2。该SRAM单元还包括：p阱区，位于所述SRAM单元的中心区处，其中，所述CVss线与所述p阱区重叠；以及第一n阱区和第二n阱区，位于所述p阱区的相对侧。该SRAM单元还包括：第一上拉鳍式场效应晶体管（FinFET）和第二上拉FinFET，分别形成在所述第一n阱区和所述第二n阱区上；第一下拉FinFET和第二下拉FinFET，形成在所述p阱区上；以及第一传输门FinFET和第二传输门FinFET，形成在所述第一n阱区和所述第二n阱区上。该SRAM单元还包括：与所述第一方向平行的字线。该SRAM单元还包括：与所述第一方向平行并位于所述字线的相对侧的第一CVdd线和第二CVdd线，所述第一CVdd线和所述第二CVdd线被配置成传送正电源电压。该SRAM单元还包括：与所述第二方向平行并位于所述CVss线的相对侧的第一CVdd线和第二CVdd线，所述第一CVdd线和所述第二CVdd线被配置成传送正电源电压。该SRAM单元还包括：与所述第一方向平行的第三CVdd线，所述第三CVdd线位于所述第一CVdd线和所述第二CVdd线的上方并与所述第一CVdd线和所述第二CVdd线连接。根据本专利技术的另一方面，提供了一种静态随机存取存储（SRAM）单元，包括：p阱区；第一n阱区和第二n阱区，位于所述p阱区的相对侧；CVss线，传送VSS电源电压且位于所述p阱区的上方，所述CVss线与所述p阱区和所述第一n阱区之间的界面平行；第一上拉鳍式场效应晶体管（FinFET）和第二上拉FinFET，分别位于所述第一n阱区和所述第二n阱区中；第一下拉FinFET和第二下拉FinFET，位于所述p阱区中；以及第一传输门FinFET和第二传输门FinFET，分别位于所述第一n阱区和所述第二n阱区中。该SRAM单元还包括：位于所述CVss线的相对侧的位线和位线条，其中，所述位线和所述位线条被配置成传送互补位线信号。该SRAM单元还包括：长边界和短边界，所述短边界比所述长边界短，所述CVss线与所述短边界平行。在该SRAM单元中，所述长边界的长度与所述短边界的长度的比率大于约2。该SRAM单元还包括：第三上拉FinFET，包括与所述第一上拉FinFET和所述第一下拉FinFET的栅极连接的栅极；第三传输门FinFET，与所述第三上拉FinFET串联；以及读字线，与所述第三传输门FinFET的栅极连接。该SRAM单元还包括：第三传输门FinFET和第四传输门FinFET，其中，所述第一传输门FinFET和所述第二传输门FinFET形成所述SRAM单元的第一端口的一部分，并且所述第三传输门FinFET和所述第四传输门FinFET形成所述SRAM单元的第二端口的一部分。根据本专利技术的又一方面，提供了一种静态随机存取存储（SRAM）单元，包括：p阱区；第一n阱区和第二n阱区，位于所述p阱区的相对侧；长边界和短边界，所述短边界比所述长边界短；CVss线，传送VSS电源电压且与所述p阱区重叠，所述CVss线与所述短边界平行；位线和位线条，位于所述CVss线的相对侧，所述位线和所述位线条被配置成传送互补位线信号，并且所述位线和所述位线条分别与所述第一n阱区和所述第二n阱区重叠；第一上拉鳍式场效应晶体管（FinFET）和第二上拉FinFET，分别位于所述第一n阱区和所述第二n阱区中；第一下拉FinFET和第二下拉FinFET，位于所述p阱区中；以及第一传输门FinFET和第二传输门FinFET，分别位于所述第一n阱区和所述第二n阱区中。在该SRAM单元中，所述长边界的长度与所述短边界的长度的比率大于约2。该SRAM单元还包括：字线，与所述长边界平行；以及第一CVdd线和第二CVdd线，与所述长边界平行并且位于所述字线的相对侧，所述第一CVdd线和所述第二CVdd线被配置成传送正电源电压。该SRAM单元还包括：字线，与所述长边界平行；以及第一CVdd线和第二CVdd线，与所述短边界平行并且位于所述CVss线的相对侧，所述第一CVdd线和所述第二CVdd线被配置成传送正电源电压。该SRAM单元还包括：与所述长边界平行的第三CVdd线，所述第三CVdd线位于所述第一CVdd线和所述第二CVdd线的上方，并且所述第三CVdd线被配置成传送所述正电源电压。附图说明为了更充分地理解本专利技术的实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：图1和图2是根据示例性实施例的静态随机存取存储器（SRAM）单元的电路图；图3是鳍式场效应晶体管（FinFET）的透视图；图4示出说明SRAM单元的多层的示意性截面图；图5至图8是根据各个实施例的一些示例性SRAM单元的布局；图9是根据示例性实施例的双端口SRAM单元的电路图；图10示出根据示例性实施例的图9中的双端口SRAM单元的布局；图11至图14是根据各个实施例的SRAM单元的电源线和信号线的布局；图15至图18是根据各个实施例的SRAM单元的布局，其中，组合FinFET、电源线和信号线的布局；图19是根据示例性实施例的双端口SRAM单元的电路图；以及图20和图21示出根据示例性实施例的双端口SRAM单元的布局。具体实施方式下面，详细讨论本专利技术的实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的专利技术构思。所讨论的具体实施例是示例性的，而不用于限制本专利技术的范围。根据各个示例性实施例提供了静态随机存取存储器（SRAM）单元。讨论了实施例的变型例。在所有各个视图和示例性实施例中，相同的参考标号用于指定相同的元件。图1示出根据一些实施例的SRAM单元10的电路图。SRAM单元10包括传输门晶体管（pass-gatetransistor）PG-1和PG-2、上拉晶体管PU-1和PU-2（为P型金本文档来自技高网...

【技术保护点】
一种静态随机存取存储(SRAM)单元，包括：第一长边界和第二长边界，与第一方向平行；第一短边界和第二短边界，与第二方向平行，所述第二方向与所述第一方向垂直，其中，所述第一长边界和所述第二长边界比所述第一短边界和所述第二短边界长并且与所述第一短边界和所述第二短边界形成矩形；CVss线，穿越所述第一长边界和所述第二长边界传送VSS电源电压，所述CVss线与所述第二方向平行；以及位线和位线条，位于所述CVss线的相对侧，所述位线和所述位线条被配置成传送互补位线信号。

【技术特征摘要】
2012.11.30 US 13/691,3731.一种静态随机存取存储(SRAM)单元，包括：第一长边界和第二长边界，与第一方向平行；第一短边界和第二短边界，与第二方向平行，所述第二方向与所述第一方向垂直，其中，所述第一长边界和所述第二长边界比所述第一短边界和所述第二短边界长并且与所述第一短边界和所述第二短边界形成矩形；CVss线，穿越所述第一长边界和所述第二长边界传送VSS电源电压，所述CVss线与所述第二方向平行；以及位线和位线条，位于所述CVss线的相对侧，所述位线和所述位线条被配置成传送互补位线信号；与所述第一方向平行的字线；与所述第一方向平行并位于所述字线的相对侧的第一CVdd线和第二CVdd线，所述第一CVdd线和所述第二CVdd线被配置成传送正电源电压。2.根据权利要求1所述的静态随机存取存储单元，其中，所述CVss线比所述位线和所述位线条宽。3.根据权利要求1所述的静态随机存取存储单元，其中，所述第一长边界的长度与所述第一短边界的长度的比率大于2。4.根据权利要求1所述的静态随机存取存储单元，还包括：p阱区，位于所述静态随机存取存储单元的中心区处，其中，所述CVss线与所述p阱区重叠；以及第一n阱区和第二n阱区，位于所述p阱区的相对侧。5.根据权利要求4所述的静态随机存取存储单元，还包括：第一上拉鳍式场效应晶体管FinFET和第二上拉FinFET，分别形成在所述第一n阱区和所述第二n阱区上；第一下拉FinFET和第二下拉FinFET，形成在所述p阱区上；以及第一传输门FinFET和第二传输门FinFET，形成在所述第一n阱区和所述第二n阱区上。6.一种静态随机存取存储(SRAM)单元，包括：p阱区；第一n阱区和第二n阱区，位于所述p阱区的相对侧；CVss线，传送VSS电源电压且位于所述p阱区的上方，所述CVss线与所述p阱区和所述第一n阱区之间的界面平行；第一上拉鳍式场效应晶体管FinFET和第二上拉FinFET，分别位于所述第一n阱区和所述第二n阱区中；第一下拉FinFET和第二下拉FinFET，位于所述p阱区中；以及第一传输门FinFET和第二传输门FinFET，分别位于所述第一n阱区和所述第二n阱区中；与所述界面垂直的字线；与所述界面垂直并位于所述字线的相对...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71