一种沟槽型IGBT结构的制作方法技术

本发明专利技术公开了一种沟槽型IGBT结构的制作方法，属于半导体技术领域。该方法在N-型衬底的上表面开出一窗口区域，在窗口区域通过硅的选择氧化方法生长氧化层，在窗口区域的两侧分别刻蚀一沟槽；在N-型衬底的上表面和沟槽的侧壁均淀积栅氧层，在栅氧层上淀积多晶硅层，刻蚀除两沟槽内和两沟槽之间以外的多晶硅层，在两沟槽的外侧分别形成p-基底区域，在p-基底区域形成N+注入区；在p-基底区域和所述多晶硅层上沉淀隔离氧化层，刻蚀部分隔离氧化层，形成发射器的接触孔。本发明专利技术通过在硅表面以下生长氧化层，通过增加电容介质的厚度，减小密勒电容，从而增加了器件的快速反应能力。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种沟槽型IGBT结构的制作方法，属于半导体
。该方法在N-型衬底的上表面开出一窗口区域，在窗口区域通过硅的选择氧化方法生长氧化层，在窗口区域的两侧分别刻蚀一沟槽；在N-型衬底的上表面和沟槽的侧壁均淀积栅氧层，在栅氧层上淀积多晶硅层，刻蚀除两沟槽内和两沟槽之间以外的多晶硅层，在两沟槽的外侧分别形成p-基底区域，在p-基底区域形成N+注入区；在p-基底区域和所述多晶硅层上沉淀隔离氧化层，刻蚀部分隔离氧化层，形成发射器的接触孔。本专利技术通过在硅表面以下生长氧化层，通过增加电容介质的厚度，减小密勒电容，从而增加了器件的快速反应能力。【专利说明】一种沟槽型IGBT结构的制作方法
本专利技术属于半导体
，特别涉及一种沟槽型IGBT结构的制作方法。
技术介绍
IGBT的全称是Insulate Gate Bipolar Transistor,即绝缘栅双极晶体管。它兼具MOSFET和GTR的多项优点，极大的扩展了功率半导体器件的应用领域。作为新型电力半导体器件的主要代表，IGBT被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。IGBT是目前最重要的功率器件之一.1GBT由于具有输入阻抗高，通态压降低，驱动电路简单，安全工作区宽，电流处理能力强等优点，在各种功率开关应用中越来越引起人们的重视。它在电机控制，中频开关电源和逆变器、机器人、空调以及要求快速低损耗的许多领域有着广泛应用。高压高频IGBT目前还是设计上的一个难点。为了减小器件本身的功率损耗，希望器件的导通电阻越小越好；同时为了提高应用频率，IGBT的寄生电容也尽可能的小。耐压，导通电阻和寄生电容三者的矛盾，要求IGBT各个结构参数做尽可能的最优化设计。沟槽栅型IGBT是IGBT的一个发展方向，它采用沟槽栅代替平面栅，改善了器件的导通特性，降低了导通电阻。为了达到更高的电压，需要增加N-漂移区的厚度及电阻率，而这样势必加大器件的导通电阻。为了减小导通电阻，利用电导调制效应，降低有效沟槽的密度，诞生了 dummy沟槽型的结构,如图1所示。在上图1的结构中，左沟槽的左边和右沟槽的右边为有效沟道，两个沟槽之间即所谓的du_y区域。两个沟槽通过多晶硅条连接在一起。多晶硅接栅极电源，多晶硅以其下的栅氧化层(gate oxide)为介质,与collector端形成密勒电容Cgd。密勒电容Cgd将会贡献给输入电容Ciss,过大的输入电容会导致器件响应速度变慢。在du_y沟槽型结构中，du_y的区域所占比例越多，则导通压降越小，同时意味着连接两个沟槽的多晶硅栅所占面积越大，则密勒电容Cgd则会越大。参见图2，Cgd为介质层电容，由多晶硅栅和N-drift衬底作为两个极板，以栅氧化层作为介质构成。包括结构图之中Cgdl与Cgd2两部分。这两个电容的大小主要取决于介质层的厚度；源漏之间的电容Cds是一个PN结电容，它的大小是由耗尽层宽度来决定的，也就是说是由器件在源漏之间所加的电压Vds所决定的。因此，IGBT器件中所有的电容有:输入电容(Input capacitance) Ciss=Cgd+Cgs,输出电容(Outputcapacitance)Coss=Cgd+Cds,反馈电容(Reverse transfer capacitance)Crss=Cgd,其中，Cgs=C0+CN++CP，Cgd=CgdI+Cgd2。实际中用输入电容Ciss，输出电容Coss和反馈电容Crss来作为衡量IGBT器件频率特性的参数，它们并不是一个定值，而是随着其外部施加给器件本身的电压变化的.设计一个高压功率IGBT时，为了提高器件的频率特性，需要降低IGBT的电容.但是降低电容参数的时候，导通电阻Rdson会随之增大.电容和导通电阻是两个矛盾的参数，需要在设计上互相协调，得到一个优化的结果。另外，也可以把IGBT的电容Cgd近似的看作平板电容，根据基本的平板电容的如式(I)所示:C=E*(α/d) （1）式中E代表平板电容中的介质的介电常数，a代表平板的面积，d代表平板的间距.从IGBT的结构参数上来看，d的大小代表栅氧层厚度，且当器件沟道总宽度W—定时，a的大小由沟道长度L决定，要使C越小，则应该增大d的值或者减小a的值.也就是说为了减小电容，应该尽可能的减小沟道的长度并增大栅氧的厚度。可见，要减小密勒电容Cgd，势必要增大氧化层的厚度。因为器件的阈值与栅氧厚度成正比，要保证器件的阈值在一个合理的范围内，沟槽之中的栅氧不能做得太厚，因而Cgdl没有太大的改进空间。而Cgd2则可以通过增加其下的氧化层厚度，从而有效降低输入电容Ciss。现有一般的IGBT结构的制作方法是在硅片表面淀积氧化层，增加栅氧厚度，可以有效降低Cgd2，但这种方法改善有限，因为如果氧化层太厚，会导致多晶硅及金属等层次垂直高度差过大，容易造成材料断裂等问题。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽型IGBT结构的制作方法，解决了现有技术中氧化层太厚，会导致多晶硅及金属等层次垂直高度差过大，容易造成材料断裂的技术问题。为解决上述技术问题，本专利技术提供了一种沟槽型IGBT结构的制作方法，包括如下步骤:在N-型衬底的上表面开出一窗口区域，在所述窗口区域通过硅的选择氧化方法生长氧化层，在所述窗口区域的两侧分别刻蚀一沟槽；在所述N-型衬底的上表面和所述沟槽的侧壁均淀积栅氧层，在所述栅氧层上淀积多晶硅层，刻蚀除两所述沟槽内和两所述沟槽之间以外的多晶硅层，在两所述沟槽的外侧分别形成P-基底区域，在所述P-基底区域形成N+注入区；在所述P-基底区域和所述多晶硅层上沉淀隔离氧化层，刻蚀部分所述隔离氧化层，形成发射器的接触孔；在所述N-型衬底的正面淀积金属层，形成发射器的电极，在所述金属层上淀积钝化层；在所述N-型衬底的背面形成N-缓冲层，在所述N-缓冲层上形成P+集电区，在所述N-型衬底的底部，采用淀积方法，生长背面金属。进一步地，所述氧化层的厚度与所述沟槽的深度相同。进一步地,所述氧化层的厚度为6um或8um。进一步地，所述栅氧层的厚度为1000埃。进一步地，所述金属层的金属为Al。进一步地，所述钝化层的材料为SiN。本专利技术提供的一种沟槽型IGBT结构的制作方法，通过在硅表面以下生长氧化层，通过增加电容介质的厚度，减小密勒电容，从而增加了器件的快速反应能力。【专利附图】【附图说明】图1为现有技术提供的一种沟槽型IGBT结构示意图；图2为图1所示的沟槽型IGBT结构的电路图；图3-图18为本专利技术实施例提供的沟槽型IGBT结构制作过程示意图。【具体实施方式】参见图3-图18，本专利技术实施例提供了一种沟槽型IGBT结构的制作方法，包括如下步骤:步骤101:衬底制备，选择N-型衬底2 ;其中，在N-型衬底2的上端的两侧为光刻胶I ;步骤102:使用第一块光刻掩膜版，使用干法腐蚀在N-型衬底2的上表面腐蚀掉部分硅料，开出一窗口区域，之后移除光刻胶；步骤103:使用第二块光刻掩膜版，在该窗口区域通过硅的选择氧化方法生长氧化层3，使用第二块光刻掩膜版，在该窗口区域的两侧分别刻蚀一沟槽4 ;在本专利技术实施例中，氧化层的厚度可以为6um或8um，但也可以不仅限于这个厚度，其中，氧化本文档来自技高网...

【技术保护点】
一种沟槽型IGBT结构的制作方法，其特征在于，包括如下步骤：在N‑型衬底的上表面开出一窗口区域，在所述窗口区域通过硅的选择氧化方法生长氧化层，在所述窗口区域的两侧分别刻蚀一沟槽；在所述N‑型衬底的上表面和所述沟槽的侧壁均淀积栅氧层，在所述栅氧层上淀积多晶硅层，刻蚀除两所述沟槽内和两所述沟槽之间以外的多晶硅层，在两所述沟槽的外侧分别形成p‑基底区域，在所述p‑基底区域形成N+注入区；在所述p‑基底区域和所述多晶硅层上沉淀隔离氧化层，刻蚀部分所述隔离氧化层，形成发射器的接触孔；在所述N‑型衬底的正面淀积金属层，形成发射器的电极，在所述金属层上淀积钝化层；在所述N‑型衬底的背面形成N‑缓冲层，在所述N‑缓冲层上形成P+集电区；在所述N‑型衬底的底部，采用淀积方法，生长背面金属。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵佳，朱阳军，胡爱斌，卢烁今，
申请(专利权)人：中国科学院微电子研究所，上海联星电子有限公司，江苏中科君芯科技有限公司，
类型：发明
国别省市：北京;11