LDMOS器件及其制造方法技术

本申请公开了一种LDMOS器件，包括第一n阱，作为器件的漂移区；在第一n阱中具有p阱和第二n阱，所述p阱作为器件的沟道所在区域；在第一n阱之上具有栅氧化层和栅极；在p阱中具有n型掺杂区作为器件的源极；在p阱底部具有第一p型掺杂区，所述第一p型掺杂区还延伸到栅氧化层的正下方；在第二n阱中具有第三p型掺杂区作为器件的漏极。或者，将上述各部分的掺杂类型变为相反。本申请还公开了所述LDMOS器件的制造方法。本申请LDMOS器件具有较小的导通电阻，同时又基本不会降低击穿电压。其制造方法仅采用CMOS工艺，因而可集成于BCD工艺之中，并且不会增加制造成本。

【技术实现步骤摘要】
【专利摘要】本申请公开了一种LDMOS器件，包括第一n阱，作为器件的漂移区；在第一n阱中具有p阱和第二n阱，所述p阱作为器件的沟道所在区域；在第一n阱之上具有栅氧化层和栅极；在p阱中具有n型掺杂区作为器件的源极；在p阱底部具有第一p型掺杂区，所述第一p型掺杂区还延伸到栅氧化层的正下方；在第二n阱中具有第三p型掺杂区作为器件的漏极。或者，将上述各部分的掺杂类型变为相反。本申请还公开了所述LDMOS器件的制造方法。本申请LDMOS器件具有较小的导通电阻，同时又基本不会降低击穿电压。其制造方法仅采用CMOS工艺，因而可集成于BCD工艺之中，并且不会增加制造成本。【专利说明】LDMOS器件及其制造方法
本申请涉及一种半导体集成电路器件，特别是涉及一种LDMOS器件。
技术介绍
DMOS器件由于具有耐高压、大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。DMOS器件主要分为两种类型:VDMOS (垂直扩散MOS晶体管)器件和LDMOS (横向扩散MOS晶体管)器件。B⑶工艺是指能够在同一芯片上制作双极晶体管(Bipolar)、CMOS器件和DMOS器件的工艺。采用B⑶工艺制造DMOS器件时，由于与CMOS器件共享工艺条件，制造出的DMOS器件的导通电阻较高，往往无法满足功率开关管应用的要求。为了降低以B⑶工艺制造的DMOS器件的导通电阻，一种现有的做法是在DMOS器件的漂移区增加一道额外的离子注入(例如，η型LDMOS器件在漂移区增加额外的η型杂质注入)。但这种方法会造成器件的击穿电压降低。请参阅图6，这是采用纯CMOS工艺(因而可集成于B⑶工艺之中)制造的η型LDMOS器件。在P型衬底101之上具有η型埋层102，再之上具有第一 η阱103，第一 η阱103的底部与η型埋层102相接触。在第一 η阱103中具有隔离结构104、第二 η阱105、ρ阱106。第二 η阱105的深度大致与隔离结构104相同。ρ阱106的深度显著地大于隔离结构104。在P型衬底101之上具有栅氧化层108，在栅氧化层108之上具有多晶硅栅极109，在栅氧化层108和多晶硅栅极109的两侧具有侧墙110。栅氧化层108与多晶硅栅极109的部分下方为P阱106，还有部分的下方为第一 η阱103。在ρ阱106中具有η型掺杂区111和第二 P型掺杂区112。在第二 η阱105中具有第二 η型掺杂区115。η型掺杂区111、第二 ρ型掺杂区112、第二 η型掺杂区115之上都具有接触孔电极121，并由金属引线122将接触孔电极121引出。图6所示的η型LDMOS器件中，ρ阱106作为沟道所在区域，第一 η阱103作为η型漂移区，它们均可采用CMOS工艺中的阱工艺。η型掺杂区111作为源极，第二 ρ型掺杂区112作为ρ阱106的引出端，第二 η型掺杂区115作为漏极，它们均可以采用CMOS工艺中的源漏注入工艺。请参阅图7，这是在漂移区增加额外的离子注入所制造的η型LDMOS器件。在图6所示的η型LDMOS器件的基础上仅有如下区别:在η型漂移区103中增加了额外的η型离子注入区116，其从栅氧化层108的下方延伸到第二 η阱105的下方。
技术实现思路
本申请所要解决的技术问题是提供一种LDMOS器件，可以采用B⑶工艺制造。所述LDMOS器件拥有较小的导通电阻，同时又不会降低击穿电压。为此，本申请还要提供所述LDMOS器件的制造方法。为解决上述技术问题，本申请LDMOS器件包括第一 η阱，作为器件的漂移区；在第一η阱中具有ρ阱和第二 η阱，所述ρ阱作为器件的沟道所在区域；在第一 η阱之上具有栅氧化层和栅极；在P阱中具有η型掺杂区作为器件的源极；在ρ阱底部具有第一 P型掺杂区，所述第一 P型掺杂区还延伸到栅氧化层的正下方；在第二 η阱中具有第三ρ型掺杂区作为器件的漏极；或者，将上述各部分结构的掺杂类型变为相反。上述LDMOS器件的制造方法包括如下步骤:第I步，在ρ型衬底上形成η型埋层；第2步，在η型埋层上外延生长一层外延层；第3步，在外延层中注入η型杂质形成第一 η阱，其底部与η型埋层相接触；第4步，在第一 η阱中形成多个隔离结构；第5步，在第一 η阱中注入η型杂质、ρ型杂质，分别形成第二 η阱、ρ阱，分别作为η型LDMOS器件的漂移区、沟道所在区域；第6步，在P阱底部形成第一 P型掺杂区，其还横向延伸到栅氧化层正下方；第7步，在第一 η阱上形成栅氧化层和多晶硅栅极，它们部分落在P阱上方，还部分地相隔第一 η阱而落在第一 ρ型掺杂区的上方；第8步，在栅氧化层和多晶硅栅极的两侧形成侧墙；第9步，在ρ阱中形成η型掺杂区作为η型LDMOS器件的源极，在ρ阱和第二 η阱还形成第二 P型掺杂区、第三P型掺杂区分别作为η型LDMOS器件的P阱引出端、漏极；第10步，以接触孔电极将η型掺杂区、第二 P型掺杂区、第三P型掺杂区引出；或者，将上述各部分结构的掺杂类型变为相反。本申请LDMOS器件具有较小的导通电阻，同时又基本不会降低击穿电压。其制造方法仅采用CMOS工艺，因而可集成于BCD工艺之中，并且不会增加制造成本。【专利附图】【附图说明】图1是本申请η型LDMOS器件的结构示意图；图2a至图2i本申请η型LDMOS器件的制造方法的各步骤示意图；图3a、图3b、图3c分别是纯CMOS工艺制造的η型LDMOS器件、在漂移区增加离子注入制造的η型LDMOS器件、本申请η型LDMOS器件在相同位置测得的载流子分布图；图4a、图4b、图4c分别是纯CMOS工艺制造的η型LDMOS器件、在漂移区增加离子注入制造的η型LDMOS器件、本申请η型LDMOS器件的耗尽区仿真示意图；图5a、图5b均是纯CMOS工艺制造的η型LDMOS器件、在漂移区增加离子注入制造的η型LDMOS器件、本申请η型LDMOS器件的导通电流与器件电压之间的变化关系图；图6是现有的一种η型LDMOS器件的结构示意图；图7是现有的另一种η型LDMOS器件(在漂移区具有额外的离子注入区)的结构示意图。图中附图标记说明:101为ρ型衬底；102为η型埋层；103为第一 η阱；104为隔离结构；105为第二 η阱；106为ρ阱；107为第一 ρ型掺杂区；108为栅氧化层；109为多晶硅栅极；110为侧墙；111为η型掺杂区；112为第二 ρ型掺杂区；113为第三ρ型掺杂区；114为外延层；115为第 二 η型掺杂区；116为η型离子注入区；121为接触孔电极；122为引线。【具体实施方式】请参阅图1，这是本申请LDMOS器件的一个实施例，以η型LDMOS器件为例。在P型衬底101之上具有η型埋层102，再之上具有第一 η阱103，第一 η阱103的底部与η型埋层102相接触。在第一 η阱103中具有隔离结构104、第二 η阱105、ρ阱106和第一 ρ型掺杂区107。第二 η阱105位于第三隔离结构104c和第四隔离结构104d之间，并且第二 η阱105的深度大致与隔离结构104相同。P阱106在部分的第一隔离结构104a的下方、以及第一隔离结构104a与第二隔离结构104b之间、以及全部的第二隔离结构104b的下方、以及部分的第二隔离结构104b与第三隔离结构104c之本文档来自技高网...

【技术保护点】
一种LDMOS器件，其特征是，包括第一n阱，作为器件的漂移区；在第一n阱中具有p阱和第二n阱，所述p阱作为器件的沟道所在区域；在第一n阱之上具有栅氧化层和栅极；在p阱中具有n型掺杂区作为器件的源极；在p阱底部具有第一p型掺杂区，所述第一p型掺杂区还延伸到栅氧化层的正下方；在第二n阱中具有第三p型掺杂区作为器件的漏极；或者，将上述各部分的掺杂类型变为相反。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱文生，石晶，刘冬华，段文婷，胡君，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31