本实用新型专利技术提供一种解决不同优先级DMA传输竞争问题的接口电路，可使芯片内部解决FC-ASM总线到RapidIO总线的两类不同优先级DMA传输竞争问题得到彻底的解决。该接口电路，包括第一时序转换电路、第二时序转换电路以及仲裁电路，第一时序转换电路连接高优先级的DMA请求及响应信号，第二时序转换电路连接低优先级的DMA请求及响应信号，仲裁电路连接第一时序转换电路和第二时序转换电路。能够解决不同总线的两类不同优先级DMA传输竞争问题，而且，可使芯片内部解决FC-ASM总线到RapidIO总线的两类不同优先级DMA传输竞争问题得到彻底的解决，增强了主机接口和总线协议单元的可复用性。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【专利摘要】本技术提供一种解决不同优先级DMA传输竞争问题的接口电路，可使芯片内部解决FC-ASM总线到RapidIO总线的两类不同优先级DMA传输竞争问题得到彻底的解决。该接口电路，包括第一时序转换电路、第二时序转换电路以及仲裁电路，第一时序转换电路连接高优先级的DMA请求及响应信号，第二时序转换电路连接低优先级的DMA请求及响应信号，仲裁电路连接第一时序转换电路和第二时序转换电路。能够解决不同总线的两类不同优先级DMA传输竞争问题，而且，可使芯片内部解决FC-ASM总线到RapidIO总线的两类不同优先级DMA传输竞争问题得到彻底的解决，增强了主机接口和总线协议单元的可复用性。【专利说明】—种解决不同优先级DMA传输竞争问题的接口电路
本技术属于计算机硬件
，具体涉及一种解决不同优先级DMA传输竞争问题的接口电路。
技术介绍
在嵌入式计算机系统中的RapidIO与FC-ASM总线的总线接口中，FC-ASM总线经常需要作为两个主设备驱动RapidIO总线做DMA操作，并按照DMA操作发送的顺序分别对得到的响应进行处理，但由于RapidIO总线与FC总线对请求和响应的处理方法不同，造成接口电路难以达到此要求。
技术实现思路
为了解决
技术介绍
中提及的上述问题，本技术提供一种解决不同优先级DMA传输竞争问题的接口电路，可使芯片内部解决FC-ASM总线到RapidIO总线的两类不同优先级DMA传输竞争问题得到彻底的解决。本技术的解决方案是:一种解决不同优先级DMA传输竞争问题的接口电路，其特殊之处在于:包括第一时序转换电路、第二时序转换电路以及仲裁电路，第一时序转换电路连接高优先级的DMA请求及响应信号，第二时序转换电路连接低优先级的DMA请求及响应信号，仲裁电路与连接第一时序转换电路互相连接，仲裁电路与第二时序转换电路互相连接。上述第一时序转换电路包括数据存储电路、地址自增电路以及RapidIO时序转换电路；数据存储电路将收到的64位数据送入RapidIO时序转换电路，地址自增电路用于将每发送64位数据地址自增4后的地址发送给RapidIO时序转换电路，RapidIO时序转换电路负责将输入的数据和地址转换为RapidIO接口要求的时序。上述第二时序转换电路包括包括数据存储电路、地址自增电路以及RapidIO时序转换电路；数据存储电路将收到的64位数据送入RapidIO时序转换电路，地址自增电路用于将每发送64位数据地址自增4后的地址发送给RapidIO时序转换电路，RapidIO时序转换电路负责将输入的数据和地址转换为RapidIO接口要求的时序。本技术的优点在于:( I)本技术提供的解决不同优先级DMA传输竞争问题的接口电路，该接口电路中的仲裁电路可以根据第一时序转换电路和第二时序转换电路发送的DMA传输请求，结合规定的DMA请求优先级判断规则，决定当前的DMA操作，从而能够解决不同总线的两类不同优先级DMA传输竞争问题，而且，可使芯片内部解决FC-ASM总线到RapidIO总线的两类不同优先级DMA传输竞争问题得到彻底的解决，从而增强了主机接口和总线协议单元的可复用性，大大简化了 RapidIO总线与FC-ASM总线接口的设计与集成。(2)该接口电路设计简单、通信效率高、移植性强的通用数据接口，能够完成不同总线之间的通信。【专利附图】【附图说明】图1为本技术的接口电路的电路框图；图2为本技术第一时序转换电路和第二时序转换电路的具体电路图。【具体实施方式】下面结合附图和具体实施例进一步说明本技术的技术方案，请参阅图1。本技术提供一种解决不同优先级DMA传输竞争问题的接口电路，包括第一时序转换电路、第二时序转换电路以及仲裁电路，其中，第一时序转换电路连接高优先级的DMA请求及响应信号，第二时序转换电路连接低优先级的DMA请求及响应信号，仲裁电路与连接第一时序转换电路互相连接，仲裁电路与第二时序转换电路互相连接。第一时序转换电路，如图2，用于高优先级DMA传输，主要作用是是将外部的高优先级DMA传输请求转换为RapidIO总线的高优先级DMA传输请求。第一时序转换电路包括数据存储电路、地址自增电路以及RapidIO时序转换电路。数据存储电路负责存储发送进此电路的数据，每收到64位数据后将此数据送入RapidIO时序转换电路，数据存储电路每发送64位数据后，地址自增电路将地址自增4，RapidIO时序转换电路负责将输入的参数转换为RapidIO时序。当第一时序转换电路收到外部DMA传输请求时，首先向仲裁电路发送DMA传输请求，若仲裁电路要求传输立即进行，则第一时序转换电路通知FC_ASM总线传输开始，并将数据、地址、传输长度等关键参数转换为RapidIO总线时序，并将其送至RapidIO总线；若仲裁电路要求传输等待，则第一时序转换电路通知FC_ASM总线传输等待，直到仲裁电路要求传输立即开始。第二时序转换电路，电路结构与第一时序转换电路相同，用于低优先级DMA传输，主要作用是是将外部的低优先级DMA传输请求转换为RapidIO总线的低优先级DMA传输请求；当第二时序转换电路收到DMA传输请求时，首先向仲裁电路发送DMA传输请求，若仲裁电路要求传输立即进行，则第二时序转换电路通知FC_ASM总线传输开始，并将数据、地址、传输长度等关键参数转换为RapidIO总线时序，并将其送至RapidIO总线；若仲裁电路要求传输等待，则第二时序转换电路通知FC_ASM总线传输等待，直到仲裁电路要求传输立即开始。仲裁电路，用于高低优先级DMA传输竞争处理，主要作用是仲裁高优先级的DMA请求和低优先级的DMA请求对RapidIO总线的占用情况，可以采用现有技术实现。仲裁电路随时监控RapidIO总线的使用情况，当总线空闲时接到第一时序转换电路的传输请求时，通知第一时序转换电路传输立即开始；当总线空闲时接到第二时序转换电路的传输请求时，通知第二时序转换电路传输立即开始；当低优先级的DMA传输正在进行时接到第一时序转换电路的传输请求时，待低优先级的DMA传输发送完一个完整的帧，通知第一时序转换电路传输立即开始，低优先级的DMA传输等待，待高优先级的DMA传输进行完成后，低优先级的DMA传输继续进行；当高优先级的DMA传输正在进行时接到第二时序转换电路的传输请求时，通知第二时序转换电路等待待高优先级的DMA传输进行完成后，低优先级的DMA传输立即进行。本专利技术提供的解决不同优先级DMA传输竞争问题的接口电路，该接口电路中的仲裁电路可以根据第一时序转换电路和第二时序转换电路发送的DMA传输请求，结合规定的DMA请求优先级判断规则，决定当前的DMA操作，从而能够解决不同总线的两类不同优先级DMA传输竞争问题，而且，可使芯片内部解决FC-ASM总线到RapidIO总线的两类不同优先级DMA传输竞争问题得到彻底的解决，从而增强了主机接口和总线协议单元的可复用性，大大简化了 RapidIO总线与FC-ASM总线接口的设计与集成。该接口电路设计简单、通信效率高、移植性强的通用数据接口，能够完成不同总线之间的通信。【权利要求】1.一种解决不同优先级DMA传输竞争问题的接口电路本文档来自技高网...
【技术保护点】
一种解决不同优先级DMA传输竞争问题的接口电路，其特征在于：包括第一时序转换电路、第二时序转换电路以及仲裁电路，仲裁电路与连接第一时序转换电路互相连接，仲裁电路与第二时序转换电路互相连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：田泽，蔡叶芳，杨海波，何嘉文，李攀，王玉欢，淮治华，曹朋朋，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。