半导体器件制造技术

在半导体器件中，沟槽栅极（18）具有在漂移层（13）中的底部（18b）和从基极层（14）的表面延伸以与底部连通的连通部（18a）。在x方向上相邻底部之间的距离小于相邻连通部之间的距离。在连通部中的栅极绝缘层（16）厚于在底部中的栅极绝缘层（16）。将相邻的沟槽栅极之间的区域在y方向上分割为有效区（P）和无效区（Q），所述有效区（P）对应于发射极层，所述发射极层作为用于在施加栅极电压时将电子注入到漂移层中的注入源，所述无效区（Q）即使在施加栅极电压时也不用作注入源。无效区在y方向上的间隔L1（>0）、连通部在z方向上的长度D1、以及底部在z方向上的长度D2满足L1≤2（D1+D2）。z方向正交于由彼此正交的x方向和y方向所定义的x-y平面。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件相关申请的交叉引用本申请基于在2011年9月27日提交的日本专利申请No.2011-211072和2012年9月6日提交的日本专利申请No.2012-196549，通过引用来将上述日本专利申请的内容并入于此。
本公开内容涉及具有绝缘栅双极晶体管(下文简化为IGBT)的半导体器件。
技术介绍
具有IGBT的半导体器件被用在电子电路中，以驱动诸如电机的电感负载。具有典型IGBT的半导体器件具有以下结构。N-型漂移层形成在P+型集电极层上，P型基极层形成在N-型漂移层的表面部分中，并且N+型发射极层形成在P型基极层的表面部分中。通过贯穿P型基极层和N+发射极层到达N-型漂移层的多个沟槽形成条纹图案。栅极绝缘层和栅电极在每个沟槽的壁上按顺序形成，从而可利用沟槽、栅极绝缘层和栅电极来形成沟槽栅极。此外，发射极电极通过层间介电膜形成在P型基极层和N+型发射极层上。发射极电极通过层间介电膜的接触孔电连接到P型基极层和N+型发射极层。此外，集电极电极形成在集电极层的背面上，并电连接到集电极。在这种半导体器件中，当预定的栅极电压施加至栅电极时，N型反转层形成在P型基极层中的在与沟槽中的栅极绝缘层的界面处，并且电子累积层形成在N-型漂移层中的在与沟槽中的栅极绝缘层的界面处。电子通过反转层和累积层从N+型发射极层流入N-型漂移层中，并且空穴流入N-型漂移层中。因此，由于电导率调制使电阻减小，从而其可以改变为导通状态。在这种具有IGBT的半导体器件中，与具有MOSFET的半导体器件相比，可以降低导通电压。然而近年来，已需要导通电压的进一步减小。为了上述原因，例如，专利文献1公开了相邻的栅电极之间的距离被减小至从0.55nm到0.3μm的非常小的值。另外，专利文献2公开了沟槽栅极具有位于N-型漂移层中的扩大部分，并且该扩大部分的宽度宽于除了扩大部分以外的部分的宽度。因此，相邻的沟槽栅极的扩大部分之间的距离小于相邻的沟槽栅极的其它部分之间的距离。在如专利文献1、2中所公开的半导体器件中，流入N-型漂移层中的空穴不太可能通过相邻的沟槽栅极之间的空间被吸引到P型基极层，而使得大量空穴被累积在N-型漂移层中。因此，通过反转层和累积层从N+型发射极层流入N-型漂移层中的电子数量被增加。因为电子迁移率大于空穴迁移率，所以导通电压被进一步减小。在专利文献1、2中，实现了低的导通电压。然而近年来，已需要半导体器件不仅具有低的导通电压，而且具有提高的负载短路耐受性。也就是说，在这种半导体器件中，当负载短路发生时，电流增加至受器件限制的饱和度。随后，产生与饱和电流成比例的焦耳热，从而增加了半导体器件的温度。因此，可能会毁坏半导体器件。现有技术专利文献专利文献1：JP-A-2007-43123专利文献2：JP-A-2008-153389
技术实现思路
鉴于上述内容，本公开内容的目的是提供一种不仅具有低导通电压而且具有改善的负载短路耐受性的半导体。根据本公开内容的第一方面，一种半导体器件包括：沿着x-y平面的第一导电型集电极层，该x-y平面由彼此正交的x方向和y方向所定义；第二导电型漂移层，其形成在集电极层的正面；第一导电型基极层，其形成在漂移层上；沟槽栅极；第二导电型发射极层，其形成在基极层的表面部分中，并位于沟槽栅极的侧面；集电极电极，其形成在集电极层的背面，并电连接至集电极层；以及发射极电极，其电连接至发射极层和基极层。沟槽栅极包括在y方向上延伸以形成条纹图案的沟槽、形成在沟槽的壁上的栅极绝缘层、以及形成在栅极绝缘层上的栅电极。沟槽通过在与x-y平面正交的z方向上贯穿基极层而从基极层的沿着x-y平面的表面延伸至漂移层的内部。每一沟槽栅极包括位于漂移层中的底部和从基极层的表面延伸以与底部连通的连通部。相邻的底部之间在x方向上的距离小于相邻的连通部之间在x方向上的距离。在底部中的栅极绝缘厚于在连通部中的栅极绝缘。在相邻的沟槽栅极之间的区域在y方向上被分割成有效区和无效区。有效区对应于发射极层，并用作在电压施加至栅电极时将电荷注入漂移层中的注入源。无效区即使在电压施加至栅电极时也不用作注入源。无效区在y方向上的间隔L1(>0)、连通部在z方向上的长度D1、以及底部在z方向上的长度D2满足以下关系：L1≤2(D1+D2)。根据第一方面，相邻的沟槽栅极之间的距离在z方向上不恒定。也就是说，相邻的沟槽栅极之间的基极层的表面部分的长度不是恒定的。具体来说，相邻的底部之间的距离小于相邻的连通部之间的距离。因此，相比相邻的沟槽栅极之间的距离恒定在相邻的沟槽栅极之间的基极层的表面部分的长度而言，注入漂移层中的空穴的迁移受到限制。因此，许多空穴可累积在漂移层中。因为所累积的空穴，因此增大了从发射极层通过反转层和累积层供应到漂移层的电子数量，从而减小了导通电压。相邻的底部之间的距离小于相邻的连通部之间的距离这一事实意味着在相邻的连通部之间的基极层的表面部分的长度大于相邻的底部之间的距离。因此，相比诸如专利文献1中所公开的半导体器件，其中相邻的沟槽栅极之间的距离恒定在非常小的值，可以实现以下优点。因为在导通时段期间产生的相邻的反转层不太可能彼此接触，因此可减小饱和电流的增大。另外，增大了连接至发射极电极的基极层和发射极层的接触面积，从而减小了接触电阻。因此，减小了导通电压。此外，增大了连接至发射极电极的基极层和发射极层的接触面积。因此，例如，在形成电极时进行的对准调整变得容易，从而可简化制造过程。此外，根据第一方面，形成在沟槽的底部的壁上的栅极绝缘层的厚度大于形成在沟槽的连通部的壁上的栅极绝缘层的厚度。因此，相比栅极绝缘层的厚度恒定在形成在连通部的壁上的栅极绝缘层的厚度而言，累积层(其形成在与沟槽栅极的栅极绝缘层接触的漂移层的部分中)的厚度被减小。因此，减小了饱和电流，并提高了负载短路耐受性。另外，根据第一方面，有效区在沟槽栅极的延伸方向上，即，在y方向上被分割开。换言之，无效区在y方向上位于相邻的有效区之间。因此，相比有效区是连续的传统结构而言，有效区宽度与沟槽栅极长度之比较小。也就是说，相比有效区是连续的结构而言，由于从发射极层注入到漂移层中的电子而导致电流密度较小。因此，减小了IGBT的饱和电流。另外，根据第一方面，作为IGBT的结构满足以下关系：L1≤2(D1+D2)。在该结构中，用于从分割开的发射极层迁移到漂移层的电子的迁移路径重叠在一深度，该深度比与沟槽栅极在z方向上的长度(D1+D2)的深度浅。也就是说，在漂移层的位于比从基极层的表面在z方向上测量的长度(D1+D2)深的深度的部分处的电压降可以与在发射极层具有连续结构时的几乎相同。通常，在IGBT元件中，在漂移层的电压降与电压降成分之比是高的。可通过减小在漂移层的导通电压来有效减小IGBT的导通电压。因此，可通过减小在漂移层的电压降来减小导通电压的增大。此外，因为结构具有有效区和无效区这两者，因此减小了饱和电流，并提高了负载短路耐受性。根据本公开内容的第二方面，有效区在y方向上以间隔L1布置，并且无效区在y方向上位于相邻的有效区之间。根据第二实施例，在沟槽栅极的延伸方向上，即，在y方向上分割开发射极层。换言之，基极层在y方向上位于相邻的发射极层之间。在形成发射极层的区域中，当电压本文档来自技高网...

【技术保护点】
一种半导体器件，包括：沿着x‑y平面的第一导电型集电极层（11），所述x‑y平面由彼此正交的x方向和y方向来定义；第二导电型漂移层（13），其形成在所述集电极层的正面；第一导电型基极层（14），其形成在所述漂移层上；沟槽栅极（18），其包括在所述y方向延伸以形成条纹图案的沟槽（15），所述沟槽通过在与所述x‑y平面正交的z方向上贯穿所述基极层而从所述基极层的沿着所述x‑y平面的表面延伸至所述漂移层的内部，所述沟槽栅极还包括形成在所述沟槽的壁上的栅极绝缘层（16）和形成在所述栅极绝缘层上的栅电极（17）；第二导电型发射极层（19），其形成在所述基极层的表面部分中，并位于所述沟槽栅极的侧面；集电极电极（23），其形成在所述集电极层的背面，并电连接至所述集电极层；以及发射极电极（22），其电连接至所述发射极层和所述基极层，其中所述沟槽栅极包括位于所述漂移层中的底部（18b）和从所述基极层的表面延伸以与所述底部连通的连通部（18a），相邻的底部之间的在所述x方向上的距离小于相邻的连通部之间的在所述x方向上的距离，在所述底部中的栅极绝缘厚于在所述连通部中的栅极绝缘，在相邻的沟槽栅极之间的区域在所述y方向上被分割成有效区（P）和无效区（Q），所述有效区对应于所述发射极层，并用作在电压施加至所述栅电极时将电荷注入所述漂移层中的注入源，所述无效区即使在所述电压施加至所述栅电极时也不用作所述注入源，并且所述无效区在所述y方向上的间隔L1（>0）、所述连通部在所述z方向上的长度D1、以及所述底部在所述z方向上的长度D2满足以下关系：L1≤2（D1+D2）。...

【技术特征摘要】
【国外来华专利技术】2011.09.27 JP 2011-211072;2012.09.06 JP 2012-196541.一种半导体器件，包括：沿着x-y平面的第一导电型集电极层(11)，所述x-y平面由彼此正交的x方向和y方向来定义；第二导电型漂移层(13)，其形成在所述集电极层的正面；第一导电型基极层(14)，其形成在所述漂移层上；沟槽栅极(18)，其包括在所述y方向延伸以形成条纹图案的沟槽(15)，所述沟槽通过在与所述x-y平面正交的z方向上贯穿所述基极层而从所述基极层的沿着所述x-y平面的表面延伸至所述漂移层的内部，所述沟槽栅极还包括形成在所述沟槽的壁上的栅极绝缘层(16)和形成在所述栅极绝缘层上的栅电极(17)；第二导电型发射极层(19)，其形成在所述基极层的表面部分中，并位于所述沟槽栅极的侧面；集电极电极(23)，其形成在所述集电极层的背面，并电连接至所述集电极层；以及发射极电极(22)，其电连接至所述发射极层和所述基极层，其中所述沟槽栅极包括位于所述漂移层中的底部(18b)和从所述基极层的表面延伸以与所述底部连通的连通部(18a)，相邻的底部之间的在所述x方向上的距离小于相邻的连通部之间的在所述x方向上的距离，在所述底部中的栅极绝缘厚于在所述连通部中的栅极绝缘，在相邻的沟槽栅极之间的区域在所述y方向上被分割成有效区(P)和无效区(Q)，所述有效区对应于所述发射极层，并用作在电压施加至所述栅电极时将电荷注入所述漂移层中的注入源，所述无效区即使在所述电压施加至所述栅电极时也不用作所述注入源，并且所述有效区在所述y方向上的间隔L1、所述连通部在所述z方向上的长度D1、以及所述底部在所述z方向上的长度...

【专利技术属性】
技术研发人员：樋口安史，深津重光，住友正清，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP