不均质的功率半导体器件制造技术

本发明专利技术涉及不均质的功率半导体器件。一种功率半导体器件通过以下方式制造：在半导体管芯上形成包括多个晶体管单元的功率晶体管；以及故意地将不均质性引入到功率晶体管中使得在操作期间具有减少的局部电流密度的晶体管单元中的电流细丝的数量增加并且在功率晶体管中发生更少的瞬态雪崩振荡。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及不均质的功率半导体器件。一种功率半导体器件通过以下方式制造：在半导体管芯上形成包括多个晶体管单元的功率晶体管；以及故意地将不均质性引入到功率晶体管中使得在操作期间具有减少的局部电流密度的晶体管单元中的电流细丝的数量增加并且在功率晶体管中发生更少的瞬态雪崩振荡。【专利说明】不均质的功率半导体器件
本申请涉及功率半导体器件，并且更具体地，涉及具有减少的瞬态雪崩振荡的功率半导体器件。
技术介绍
IGBT (绝缘栅双极晶体管)芯片按常规设计为具有均质的IGBT单元的阵列，使得IGBT具有均匀的特性。这样的均质设计理论上在器件内导致均质的电流分布。然而在现实中，由于工艺变化，IGBT单元的构造中的小的、非预期的不均质性和对应的电流不平衡是不可避免的。在IGBT的单元之间和之内的轻微的、不可避免的不均质性在器件切换期间能够导致电流细丝(尖峰)。这些电流细丝能够引起局部电流密度超过平均电流值的10倍并且显著地增强瞬态雪崩，尤其在用于高电压和高电流应用的IGBT中。IGBT中的瞬态雪崩能够变得如此之强以致在多达数百MHz (甚至GHz)的频率下发生瞬态雪崩振荡(ΤΑ0)，引起EMI干扰。如果p-n 二极管的端电压上升到高于该二极管的击穿电压并且最大电场超过临界值，则可能发生碰撞电离。生成的电子和空穴漂移通过耗尽区并且影响端电极处的电流。电荷生成和电荷传输通过耗尽区所需要的时间导致端电压和被影响的电流之间的相位偏移。如果相位偏移处于大约180°，则二极管作为振荡器工作。如果在低工作温度范围(近似地，T〈280K)的零电流交叉点之后的短时间向功率二极管供应DC链路电压，则可能发生动态IMPATT (碰撞电离和渡越时间)振荡。这个动态IMPATT振荡由K中心引起，所述K中心在用高能粒子辐射半导体时创建并且导致阻断电压瞬时减少。在IGBT的关闭过程中，等离子体的部分能够余留在器件的阳极侧附件，在IGBT已接管了阻断电压之后，建立耗尽区和电场。这些剩余的等离子体最终由拖尾电流去除。基于从电子-空穴等离子体中周期地提取空穴电流的激励机制能够引起IGBT芯片以多达几百MHz的频率振荡。在一定的条件下，在功率模块中并联的IGBT的拖尾阶段期间能够发生随机的高频振荡。这样的振荡能够通过适当地修改布局以使模块装置的本征频率和PETT(等离子体渡越时间机制)频率不匹配来抑制。在目前的IGBT中，生成高等离子体密度和高存储电荷以在导通状态期间实现低正向电压。在导通状态中，电子电流和空穴电流之间的比例(即电子迁移率对空穴迁移率的比率)大约为3。在典型的关闭过程中，在所谓的米勒平坦区(miller plateau)之后，IGBT处于活动状态而其MOSFET部分操作在饱和区中。栅电压中的进一步下降导致沟道电流(电子电流)进一步减少。这改变电子电流和空穴电流之间的比例。在MOS沟道电流关闭的时亥IJ，整个或大部分的负载电流仍然流动。照此，大部分的电流必须由空穴而不是电子来承载。在这个时刻，因为电子密度减少，发射极侧附近的净空穴密度根据空穴的电流份额而上升。这在MOS沟道附近导致净空穴分布(空穴密度减去电子密度)并且允许电场梯度(由泊松等式给出)以及因此的电场在发射极区附近建立。MOS沟道电流的突然关闭在发射极侧附近导致高瞬态电场峰值，该高瞬态电场峰值超过硅的临界场强并且导致雪崩。在强电场的影响下，由雪崩生成的电子通过空间电荷区(也称为耗尽区)漂移到阳极侧。类似于本文中先前描述的IMPATT机制，渡越时间效应引起IGBT芯片振荡。由于漂移区中的余留的等离子体，等离子体提取渡越时间(PETT)机制也能被弓I发并且使器件更可能振荡。与渡越时间效应耦合的在关闭过程期间空间电荷区的扩张根据空间电荷区的实际宽度将对应的频率从单个频率分散到连续的频带。IGBT模块中的寄生部件(诸如自由旋转二极管的杂散结合线电感和结电容以及模块装置中的其它寄生电容和电感)连同IGBT芯片能够建立谐振电路。如果这样的谐振电路的本征频率落入瞬态时间效应的频带内，则发生TAO。TAO行为在栅电压下降到低于阈值电压的时刻(即MOS沟道关闭的时亥Ij)出现。在这个时刻，DC链路电压被部分地建立并且至少部分负载电流仍然流动。在IGBT模块中，可以在由于电磁耦合引起的栅电压的测量信号上观察ΤΑ0，并且也可以通过在发射极结合线附近放置天线来检测ΤΑ0。在极高电流(例如大于正常电流的2倍)和高电压下，IGBT模块中的TAO变得足够强以引起EMI干扰。因此，存在在功率晶体管中减少TAO的需要。
技术实现思路
根据本文中描述的实施例，描述了产生自平衡功率晶体管的晶体管芯片和设计方法。通过故意地在功率晶体管的单元之间和/或在单元本身内引入不均质性，在功率晶体管芯片上的电流分布被均质化。故意地将不均质性引入到功率晶体管芯片的设计中增加了功率晶体管操作期间的较低量值的电流细丝的数量，由此减少瞬态雪崩的可能性并且抑制TAO。根据制造功率半导体器件的方法的实施例，该方法包括:在半导体管芯上形成包括多个晶体管单元的功率晶体管；以及故意将不均质性引入到功率晶体管中使得操作期间具有减少的局部电流密度的晶体管单元中的电流细丝的数量增加并且在功率晶体管中发生更少的瞬态雪崩振荡。根据制造功率半导体器件的方法的另一实施例，该方法包括:在半导体管芯上形成包括多个晶体管单元的功率晶体管；以及故意在晶体管单元中引入隔离的电流细丝，所述电流细丝在功率晶体管操作期间不能移动到其它晶体管单元。根据制造功率半导体器件的方法的再另一实施例，该方法包括:在半导体管芯上形成包括多个晶体管单元的功率晶体管；以及将电流细丝现象分布在晶体管单元之间使得在功率晶体管操作期间晶体管单元中的至少一些具有更多的较低量值的电流细丝。根据功率半导体器件的实施例，该器件包括:功率晶体管，包括在半导体管芯上的多个晶体管单元。晶体管单元中的至少一些通过设计是不均质的，使得操作期间在晶体管单元中具有减少的局部电流密度的电流细丝的数量增加并且在功率晶体管中发生较少的瞬态雪崩振荡。通过阅读后面的详细描述以及通过观看附图，本领域技术人员将认识到附加的特征和优点。【专利附图】【附图说明】附图中的部件不一定是按比例的，相反重点放在图示本专利技术的原理。此外，在附图中，相同的参考数字指定对应的部分。在附图中: 图1图示了制造具有故意引入的不均质性的功率半导体器件的方法； 图2图示了具有几个参数的功率半导体器件的实施例的剖视图，能够调整该参数的一个或多个以在器件中故意引入不均质性； 图3到5图示了具有在单元之间引入不均质性的不同特性的功率晶体管单元的俯视平面图； 图6到8图示了在单元中引入不均质性的不同构造的槽栅氧化物结构的三维视图；和图9图示了具有在单元中和单元之间引入不均质性的不同构造的槽栅氧化物结构的布置的三维视图。【具体实施方式】本文中描述的实施例提供了具有故意不同的单元内和/或单元间特性的功率晶体管设计，使得晶体管单元的切换特性在邻近的单元之间和/或在单元内不同。本文中提到的晶体管单元形成器件的有源区，并且不是通常包括场终止结构的边缘单元。照此，本文中描述的晶体管单元共同地形成晶体管器件的电流路径。通过有意地改变器件的单元内和本文档来自技高网...

【技术保护点】
一种制造功率半导体器件的方法，包括：在半导体管芯上形成包括多个晶体管单元的功率晶体管；以及故意地将不均质性引入到功率晶体管中,使得在操作期间具有减少的局部电流密度的晶体管单元中的电流细丝的数量增加并且在功率晶体管中发生更少的瞬态雪崩振荡。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：T洪，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE