互补型金属氧化物半导体防闩锁结构制造技术

本发明专利技术公开了一种互补型金属氧化物半导体防闩锁结构，包括：N型闩锁防护层和P型闩锁防护层构成，N型闩锁防护层由N型深阱、N型埋层、N阱、N型扩散区其中一种或多种构成；P型闩锁防护层由P型深阱、P型埋层、P阱、P型扩散区其中一种或多种构成；其中，N型闩锁防护层和P型闩锁防护层多组排列，呈十字交叉状。本发明专利技术与现有互补型金属氧化物半导体防闩锁结构相比较，能降低静电保护开启电压，提升泄放电流能力。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种互补型金属氧化物半导体防闩锁结构，包括：N型闩锁防护层和P型闩锁防护层构成，N型闩锁防护层由N型深阱、N型埋层、N阱、N型扩散区其中一种或多种构成；P型闩锁防护层由P型深阱、P型埋层、P阱、P型扩散区其中一种或多种构成；其中，N型闩锁防护层和P型闩锁防护层多组排列，呈十字交叉状。本专利技术与现有互补型金属氧化物半导体防闩锁结构相比较，能降低静电保护开启电压，提升泄放电流能力。【专利说明】互补型金属氧化物半导体防闩锁结构
本专利技术涉及半导体制造领域，特别是涉及一种互补型金属氧化物半导体防闩锁结构。
技术介绍
在互补型金属氧化物半导体工艺的芯片上，通常会同时存在着若干的P型和N型晶体管(PMOS and NM0S)。因此，在电源线与接地线之间，必会存在着若干寄生的P_N_P_N结构(P+/NW/Psub/N+)的娃控整流器(Silicon-controlled rectifier, SCR)器件。円锁有两种电流方式，一种是在I/o(输入/输出)管脚上注入正电流，一种是在I/O管脚上注入负电流。如图3所示，以正电流注入触发的闩锁为例，硅控整流器是由以下结构组成，(I)N阱中接到VDD的P+扩散区；⑵N阱区；(3) P型衬底或P阱区；⑷P型衬底或P阱区中接至VSS的N+扩散区。当寄生的硅控整流器被触发导通，使得寄生NPN及PNP晶体管进行正反馈、低阻抗的状态时，即使触发源(Trigger Source)已被移除，寄生的娃控整流器依然会维持在闩锁状态而无法自行解除。芯片上因闩锁效应锁引发的过电流(Over current)往往容易造成器件的烧毁。硅控整流器的触发源可能是过电压、过电流讯号、变动迅速的电压或电流讯号，或是任何不正常的状态。如图1所示，现有技术是采用N型和P型两层闩锁防护层，一字排开，并行两排的排布方式。其防护主要利用单边，此种方式对闩锁的防护可以起到一定的效果，但这种闩锁防护结构单一，防护层的有效面积有限，其防护能力有限。
技术实现思路
本专利技术要解决的技术问题是提供一种利用已有CMOS器件结构实现静电保护的互补型金属氧化物半导体防闩锁结构，与现有互补型金属氧化物半导体防闩锁结构相比较，能降低静电保护开启电压，提升泄放电流能力。为解决上述技术问题，本专利技术的互补型金属氧化物半导体防闩锁结构，包括:N型闩锁防护层和P型闩锁防护层构成，N型闩锁防护层由N型深阱、N型埋层、N阱、N型扩散区其中一种或多种构成；P型闩锁防护层由P型深阱、P型埋层、P阱、P型扩散区其中一种或多种构成；其中，N型闩锁防护层和P型闩锁防护层多组排列，呈十字交叉状。其中，所述N型闩锁防护层和P行闩锁防护层，其宽度在0.5um^50um之间。其中，所述N型闩锁防护层与P型闩锁防护层的交叉部分长度在0.5ιιum~50um之间。其中，所述N型闩锁防护层与P型闩锁防护层交叉部分之间的距离在0.5um^50um之间。专利技术原理:在不增加更多面积的情况下，通过改变闩锁防护层的排布结构，增大防护的有效面积，特别是防护层的侧面面积，以此提高对闩锁的防护能力。本专利技术通过改变闩锁防护层的结构，达到提高闩锁防护能力的目的。本专利技术解决在CMOS工艺上闩锁效应的防护问题，通过改变闩锁防护层的结构，来进一步提高闩锁防护的能力。本专利技术与现有互补型金属氧化物半导体防闩锁结构相比较，能有效增加防护层的有效面积，提升泄放电流能力【专利附图】【附图说明】下面结合附图与【具体实施方式】对本专利技术作进一步详细的说明:图1是现有互补型金属氧化物半导体防闩锁结构示意图。图2是本专利技术闩锁防护结构示意图。图3是本专利技术正电流注入触发的闩锁示意图。图4是本专利技术负电流注入触发的闩锁示意图。附图标记说明A是N型闩锁防护层B是P型闩锁防护层VSS是接地VDD是工作电压A+是正电流`A-是负电流P+是P+扩撒区N+是N+扩散区PW 是 P 阱NW 是 N 阱IO PMOS 是 PMOS 管IO NMOS 是 NMOS 管PNP是寄生PNP管NPN是寄生NPN管【具体实施方式】本专利技术互补型金属氧化物半导体防闩锁结构，包括:N型闩锁防护层和P型闩锁防护层构成；其中:N型闩锁防护层可由器件的N型深阱、N型埋层、N阱、N型扩散区其中一种或多种构成；P型闩锁防护层可由器件的P型深阱、P型埋层、P阱、P型扩散区其中一种或多种构成；如图2所示，其中，N型闩锁防护层和P型闩锁防护层多组排列，呈十字交叉状。N型闩锁防护层和P行闩锁防护层，其宽度在0.5um^50um之间，优选IOumj 20um，25.25um，30um，40umoN型闩锁防护层与P型闩锁防护层的交叉部分长度在0.5unT50um之间，优选IOumj 20um，25.25um，30um，40umo所述N型闩锁防护层与P型闩锁防护层交叉部分之间的距离在0.5unT50um之间优选 IOumj 20um，25.25um，30um，40um。円锁测试有两种电流方式，一种是在I/O (输入/输出)管脚上注入正电流，一种是在I/O管脚上注入负电流。如图3、图4所示互补型金属氧化物半导体为例，当注入正电流时，正电流(A+)进入IO PMOS的漏极(P+扩散区)，触发PMOS寄生的PNP开启(由IO PMOS的漏极，N阱和P阱构成)，电流流向PW(P阱)，并经过IO NMOS区域从其接地的源漏极(N+扩散区)流出，随着正电流的提高，抬高PW的电位，高于NMOS的源漏极0.7V触发NPN开启(由N阱，P阱和P阱中的N+扩散区，即IO NMOS的漏极或源极)，最终形成闩锁。而在NMOS和PMOS之间加入的P型防护层可收集大部分从PNP过来的电流，从而防止NPN的开启。当注入负电流时，负电流(A-)进入IO NMOS的漏极(N+扩散区)，触发NMOS寄生的NPN开启，电子流向NW(N阱)，并经过IO PMOS区域从其接VDD的源漏极(P+扩散区)流出，随着负电流的提高，拉低NW的电位，低于PMOS的源漏极0.7V触发PNP开启，最终形成闩锁。而在NMOS和PMOS之间加入的N型防护层可收集大部分从NPN过来的电子，从而防止PNP的开启。以上通过【具体实施方式】和实施例对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。【权利要求】1.一种互补型金属氧化物半导体防闩锁结构，包括:N型闩锁防护层和P型闩锁防护层构成，N型闩锁防护层由N型深阱、N型埋层、N阱、N型扩散区其中一种或多种构成；P型闩锁防护层由P型深阱、P型埋层、P阱、P型扩散区其中一种或多种构成；其特征是:N型闩锁防护层和P型闩锁防护层多组排列，呈十字交叉状。2.如权利要求1所述的互补型金属氧化物半导体防闩锁结构，其特征是:所述N型闩锁防护层和P行闩锁防护层，其宽度在0.5unT50um之间。3.如权利要求1所述的互补型金属氧化物半导体防闩锁结构，其特征是:所述N型闩锁防护层与P型闩锁防护层的交叉部分长度在0.5unT50um之间。4.如权利要求1所述的互补型金属氧化物半导体防闩锁结构，其特征是:所述N型闩锁防护层与P型闩锁防护层交叉部分之间的距离在0.5unT50u本文档来自技高网...

【技术保护点】
一种互补型金属氧化物半导体防闩锁结构，包括：N型闩锁防护层和P型闩锁防护层构成，N型闩锁防护层由N型深阱、N型埋层、N阱、N型扩散区其中一种或多种构成；P型闩锁防护层由P型深阱、P型埋层、P阱、P型扩散区其中一种或多种构成；其特征是：N型闩锁防护层和P型闩锁防护层多组排列，呈十字交叉状。

【技术特征摘要】

【专利技术属性】
技术研发人员：苏庆，王邦麟，苗彬彬，邓樟鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31