半导体器件及其制造方法技术

本发明专利技术提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

【技术实现步骤摘要】

示例实施例涉及半导体器件及其制造方法。
技术介绍
半导体器件由于其小尺寸、多功能和/或低制造成本而在电子工业中引人关注。半导体器件可以分为存储逻辑数据的半导体存储器件、处理逻辑数据的运算的半导体逻辑器件、以及具有半导体存储器件的功能和半导体逻辑器件的功能两者的芯片上系统（SoC）中的任一个。半导体器件已经随着电子工业的发展而高度地集成。
技术实现思路
实施例提供具有优良可靠性的半导体器件及其制造方法。实施例还提供能够简化制造工艺的半导体器件及其制造方法。在一个方面中，一种半导体器件可以包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，设置在衬底上处于外围栅极图案周围；以及覆盖绝缘层，设置在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。在实施例中，半导体器件还可以包括：覆盖线图案，设置在单元线图案的顶表面上。覆盖线图案的底表面的宽度可以基本上等于单元线图案的顶表面的宽度，覆盖线图案可以由与外围区的覆盖绝缘层相同的材料形成。在实施例中，覆盖线图案的底表面可以设置在与外围区中的覆盖绝缘层的底表面基本上相同的水平处或设置在比其高的水平处。>在实施例中，平坦化的层间绝缘层可以不覆盖外围栅极图案的顶表面，覆盖绝缘层可以与平坦化的层间绝缘层接触。在实施例中，半导体器件还可以包括：外围栅极间隔物，设置在外围栅极图案的侧壁和平坦化的层间绝缘层之间；最外单元线图案，设置在衬底上处于单元线图案的一侧，最外单元线图案，包括彼此相对的内侧壁和外侧壁；以及间隔物，设置在最外单元线图案的外侧壁上，间隔物由与外围栅极间隔物相同的材料形成。在实施例中，平坦化的层间绝缘层可以横向地延伸以邻近于间隔物，覆盖绝缘层可以横向地延伸以覆盖最外单元线图案的顶表面，覆盖绝缘层的延伸部分可以具有与最外单元线图案的内侧壁对准的侧壁。在实施例中，单元线图案可以包括顺序地堆叠的单元导线和单元硬掩模线，外围栅极图案可以包括顺序地堆叠的外围栅电极和外围硬掩模图案。单元导线可以包括与外围栅电极相同的导电材料，单元硬掩模线可以包括与外围硬掩模图案相同的绝缘材料，单元导线的顶表面可以设置在与外围栅电极的顶表面基本上相同的水平处。在实施例中，单元导线可以包括：下导电图案，布置在单元线图案的纵向方向上；接触部分，设置在下导电图案之间并连接到第一源/漏区；以及上导电图案，设置在下导电图案和接触部分上并在单元线图案的纵向方向上延伸，外围栅电极可以包括顺序地堆叠的下栅极和上栅极。下导电图案可以由与下栅极相同的材料形成，上导电图案可以由与上栅极相同的材料形成。在实施例中，半导体器件还可以包括：单元绝缘衬层，设置在单元线图案的在单元线图案的纵向方向上延伸的两个侧壁上。单元绝缘衬层可以不形成在单元线图案的在不同于单元线图案的纵向方向的方向上延伸的端部侧壁上。在实施例中，半导体器件还可以包括：绝缘围栏，彼此平行地与单元线图案交叉；单元接触柱，设置在绝缘围栏之间和单元线图案的一侧，单元接触柱连接到形成在单元有源部分中处于单元栅电极的另一侧的第二源/漏区；以及数据存储部件，电连接到单元接触柱。单元绝缘衬层可以设置在单元接触柱和单元线图案之间。在实施例中，半导体器件还可以包括：最外绝缘围栏，设置在绝缘围栏的一侧并平行于绝缘围栏延伸；互连插塞，电连接到在平面图中设置在最外绝缘围栏和邻近于该最外绝缘围栏的绝缘围栏之间的单元线图案的端部；以及互连，连接到互连插塞。在另一个方面中，一种半导体器件可以包括：衬底，包括单元区、外围区以及设置在单元区和外围区之间的边界区；单元线图案，设置在单元区的衬底上；单元绝缘衬层，覆盖单元线图案的两个侧壁并延伸到边界区的衬底上；外围栅极图案，横跨外围区的外围有源部分；外围绝缘衬层，覆盖外围栅极图案的侧壁并延伸到单元绝缘衬层的在边界区中的衬底上的延伸部分上；以及剩余绝缘层，设置在边界区中的外围绝缘衬层的延伸部分和单元绝缘衬层的延伸部分之间。单元绝缘衬层和外围绝缘衬层的每个可以由相对于剩余绝缘层具有蚀刻选择性的绝缘材料形成。在另一个方面中，一种制造半导体器件的方法可以包括：制备包括单元区和外围区的衬底；限定单元区中的单元有源部分以及外围区中的外围有源部分；形成分别埋入在与单元有源部分交叉的凹槽中的单元栅电极；在单元有源部分和外围有源部分上形成绝缘层；在具有绝缘层的衬底的整个表面上形成导电层；在导电层上形成硬掩模层；通过对单元区中的硬掩模层和导电层进行单元图案化工艺而形成单元线图案；以及通过对外围区中的硬掩模层和导电层进行外围图案化工艺而形成外围栅极图案。在进行单元图案化工艺和外围图案化工艺中的一个之后，可以进行单元图案化工艺和外围图案化工艺中的另一个。在实施例中，形成导电层可以包括：在具有绝缘层的衬底的整个表面上形成下导电层；在单元区中形成依次贯穿下导电层和绝缘层的接触插塞，接触插塞连接到形成在每个单元有源部分中处于单元栅电极的一侧的第一源/漏区；以及在接触插塞和下导电层上形成上导电层。在实施例中，在进行外围图案化工艺之后，可以进行单元图案化工艺。在实施例中，在进行单元图案化工艺之前，该方法还可以包括：在具有外围栅极图案的衬底的整个表面上形成层间绝缘层；以及平坦化层间绝缘层以除去在单元区中的硬掩模层上的层间绝缘层，并留下外围区中的平坦化的层间绝缘层。在实施例中，在进行单元图案化工艺之前，该方法还可以包括：在具有平坦化的层间绝缘层的衬底的整个表面上形成覆盖绝缘层。在实施例中，进行单元图案化工艺可以包括：依次图案化单元区中的覆盖绝缘层、硬掩模层和导电层以形成单元线图案和覆盖线图案。覆盖线图案可以分别设置在单元线图案的顶表面上，在进行单元图案化工艺之后，外围区中的覆盖绝缘层可以保留。在实施例中，当进行外围图案化工艺时，单元区中的硬掩模层和导电层可以被依次图案化以形成覆盖所有的单元有源部分的板状图案，可以对包括在板状图案中的硬掩模层和导电层进行单元图案化工艺。在实施例中，在进行单元图案化工艺之后，可以进行外围图案化工艺。在另一个方面中，一种制造半导体器件的方法可以包括：在包括第一本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，包括单元区和外围区；单元栅电极，埋入在与所述单元区的单元有源部分交叉的凹槽中；单元线图案，横跨所述单元栅电极，所述单元线图案连接到在所述单元有源部分中处于所述单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨所述外围区的外围有源部分；平坦化的层间绝缘层，在所述衬底上处于所述外围栅极图案周围；以及覆盖绝缘层，在所述平坦化的层间绝缘层和所述外围栅极图案的顶表面上，所述覆盖绝缘层包括相对于所述平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

【技术特征摘要】
2012.11.13 KR 10-2012-01282241.一种半导体器件，包括：
衬底，包括单元区和外围区；
单元栅电极，埋入在与所述单元区的单元有源部分交叉的凹槽中；
单元线图案，横跨所述单元栅电极，所述单元线图案连接到在所述单元
有源部分中处于所述单元栅电极的一侧的第一源/漏区；
外围栅极图案，横跨所述外围区的外围有源部分；
平坦化的层间绝缘层，在所述衬底上处于所述外围栅极图案周围；以及
覆盖绝缘层，在所述平坦化的层间绝缘层和所述外围栅极图案的顶表面
上，所述覆盖绝缘层包括相对于所述平坦化的层间绝缘层具有蚀刻选择性的
绝缘材料。
2.如权利要求1所述的半导体器件，还包括：
覆盖线图案，在所述单元线图案的顶表面上，
其中所述覆盖线图案的底表面的宽度等于所述单元线图案的顶表面的
宽度，以及
其中所述覆盖线图案包括与所述外围区的所述覆盖绝缘层相同的材料。
3.如权利要求2所述的半导体器件，其中所述覆盖线图案的底表面设置
在与所述外围区中的所述覆盖绝缘层的底表面相同的水平处或者设置在比
所述外围区中的所述覆盖绝缘层的底表面高的水平处。
4.如权利要求1所述的半导体器件，其中所述平坦化的层间绝缘层不覆
盖所述外围栅极图案的顶表面，所述覆盖绝缘层与所述平坦化的层间绝缘层
接触。
5.如权利要求1所述的半导体器件，还包括：
外围栅极间隔物，设置在所述外围栅极图案的侧壁和所述平坦化的层间
绝缘层之间；
最外单元线图案，设置在所述衬底上处于所述单元线图案的一侧，所述
最外单元线图案包括彼此相对的内侧壁和外侧壁；以及
间隔物，设置在所述最外单元线图案的所述外侧壁上，所述间隔物包括
与所述外围栅极间隔物相同的材料。
6.如权利要求5所述的半导体器件，其中所述平坦化的层间绝缘层横向

\t地延伸以邻近于所述间隔物，
其中所述覆盖绝缘层横向地延伸以覆盖所述最外单元线图案的顶表面，
以及
其中所述覆盖绝缘层的延伸部分具有与所述最外单元线图案的所述内
侧壁对准的侧壁。
7.如权利要求1所述的半导体器件，其中所述单元线图案包括顺序地堆
叠的单元导线和单元硬掩模线，
其中所述外围栅极图案包括顺序地堆叠的外围栅电极和外围硬掩模图
案，
其中所述单元导线包括与所述外围栅电极相同的导电材料，
其中所述单元硬掩模线包括与所述外围硬掩模图案相同的绝缘材料，以
及
其中所述单元导线的顶表面设置在与所述外围栅电极的顶表面相同的
水平处。
8.如权利要求7所述的半导体器件，其中所述外围硬掩模图案的顶表面
设置在与所述单元硬掩模线的顶表面相同的水平处或者设置在比所述单元
硬掩模线的顶表面低的水平处。
9.如权利要求7所述的半导体器件，其中所述单元导线包括:
下导电图案，布置在所述单元线图案的纵向方向上；
接触部分，设置在所述下导电图案之间并连接到所述第一源/漏区；以及
上导电图案，设置在所述下导电图案和所述接触部分上并在所述单元线
图案的所述纵向方向上延伸，
其中所述外围栅电极包括顺序地堆叠的下栅极和上栅极，
其中所述下导电图案包括与所述下栅极相同的材料，以及
其中所述上导电图案包括与所述上栅极相同的材料。
10.如权利要求1所述的半导体器件，还包括：
单元绝缘衬层，设置在所述单元线图案的在所述单元线图案的纵向方向
上延伸的两个侧壁上，
其中所述单元绝缘衬层不在所述单元线图案的在不同于所述单元线图
案的所述纵向方向的方向上延伸的端部侧壁上。
11.如权利要求10所述的半导体器件，还包括：
绝缘围栏，彼此平行地与所述单元线图案交叉；
单元接触柱，设置在所述绝缘围栏之间以及所述单元线图案的一侧，所
述单元接触柱连接到在所述单元有源部分中处于所述单元栅电极的另一侧
的第二源/漏区；以及
数据存储部件，电连接到所述单元接触柱，
其中所述单元绝缘衬层设置在所述单元接触柱和所述单元线图案之间。
12.如权利要求11所述的半导体器件，还包括：
最外绝缘围栏，设置在所述绝缘围栏的一侧并平行于所述绝缘围栏延
伸；
互连插塞，电连接到在平面图中设置在所述最外绝缘围栏和邻近于所述
最外绝缘围栏的所述绝缘围栏之间的所述单元线图案的端部；以及
互连，连接到所述互连插塞。
13.一种半导体器件，包括：
衬底，包括单元区、外围区以及设置在所述单元区和所述外围区之间的
边界区；
单元线图案，设置在所述单元区的所述衬底上；
单元绝缘衬层，覆盖所述单元线图案的两个侧壁并延伸到所述边界区的
所述衬底上；
外围栅极图案，横跨所述外围区的外围有源部分；
外围绝缘衬层，覆盖所述外围栅极图案的侧壁并延伸到所述单元绝缘衬
层的在所述边界区中的所述衬底上的延伸部分上；以及
剩余绝缘层，设置在所述边界区中的所述外围绝缘衬层的延伸部分和所
述单元绝缘衬层的延伸部分之间，
其中所述单元绝缘衬层和所述外围绝缘衬层的每个包括相对于所述剩
余绝缘层具有蚀刻选择性的绝缘材料。
14.如权利要求13所述的半导体器件，还包括：
单元栅电极，埋入在与所述单元区的单元有源部分交叉的凹槽中；以及
第一源/漏区和第二源/漏区，在所述单元有源部分中分别处于所述单元
栅电极的两侧，
其中所述单元线图案连接到所述第一源/漏区。
15.如权利要求13所述的半导体器件，其中所述单元线图案的被所述单

\t元绝缘衬层覆盖的两个侧壁沿着所述单元线图案的纵向方向彼此平行地延
伸，以及
其中所述单元绝缘衬层不覆盖所述单元线图案的在不同于所述单元线
图案的所述纵向方向的方向上延伸的端部侧壁。
16.如权利要求13所述的半导体器件，其中所述单元线图案包括顺序地
堆叠的单元导线和单元硬掩模线，
其中所述外围栅极图案包括顺序地堆叠的外围栅电极和外围硬掩模图
案，
其中所述单元导线包括与所述外围栅电极相同的导电材料，
其中所述单元硬掩模线包括与所述外围硬掩模图案相同的绝缘材料，以
及
其中所述单元导线的顶表面设置在与所述外围栅电极的顶表面相同的
水平处。
17.一种制造半导体器件的方法，该方法包括：
制备包括单元区和外围区的衬底；
限定所述单元区中的单元有源部分以及所述外围区中的外围有源部分；
形成分别埋入在与所述单元有源部分交叉的凹槽中的单元栅电极；
在所述单元有源部分和所述外围有源部分上形成绝缘层；
在具有所述绝缘层的...

【专利技术属性】
技术研发人员：柳镐仁，赵太熙，金根楠，廉癸憙，朴正焕，张贤禹，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：