逻辑兼容RRAM结构和工艺制造技术

本发明专利技术公开了逻辑兼容RRAM结构和工艺。一种存储器单元和方法包括：通过第一介电层中的第一开口共形形成的第一电极；在第一电极上共形形成的电阻层；在电阻层上共形形成的第二电极；和在第二电极上共形形成的第二介电层，第二介电层包含第二开口。第一介电层形成在包含第一金属层的衬底上。第一电极和电阻层共同包括延伸超出第一开口限定的区域第一距离的第一唇形区域。第二电极和第二介电层共同包括延伸超出第一开口限定的区域第二距离的第二唇形区域。使用延伸穿过第二开口的通孔将第二电极连接至第二金属层。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，更具体而言，涉及RRAM结构和工艺。
技术介绍
在过去的数十年间，半导体集成电路产业经历了快速发展。半导体材料和设计中的技术进步产生了日益更小以及更复杂的电路。因为与加工和制造相关的技术也经历了技术进步，所以这些材料和设计进步成为可能。在半导体发展的过程中，随着可以可靠地做出的最小元件的尺寸的减小，每单位面积上的互连器件的数量在增加。半导体方面的许多技术进步产生于存储器器件领域。电阻式随机存取存储器(RRAM)是一种非易失性存储器类型，其对于将来的存储器技术的发展是一种可能的侯选物。一般，RRAM单元通常使用介电材料，虽然其在正常情况下绝缘，但是在施加特定电压之后可能通过形成的丝状路径或导电路径导电。一旦形成丝状体，其可以通过适当施加的电压进行设置(即，重新形成，使RRAM单元之间产生更低的电阻)或重新设置(即，断开，使RRAM单元之间产生高电阻)。低阻态和高阻态可以用来根据电阻态指示数字信号“1”或“0”，并因此提供可以储存位元的非易失性存储器单元。嵌入式存储器产品，如同许多其他半导体产品，面临制造时间和成本压力。使用更少和/或更简易的工艺步骤来制造RRAM单元的能力是非常需要的。可以至少部分地利用同时形成器件的逻辑区域中所需的结构的相同的工艺步骤中的一些步骤形成的RRAM单元也是非常需要的。因此，期望提供改进的RRAM单元结构和制造工艺。专利技术内容为了解决现有技术中存在的问题，根据本专利技术的一方面，提供了一种在半导体器件中形成的存储器单元，所述存储器单元包括：第一电极，通过位于第一介电层中的第一开口共形形成，所述第一介电层形成在包含第一金属层的衬底上，所述第一开口被配置成在所述第一电极和所述第一金属层之间实现物理接触；电阻层，共形形成在所述第一电极上；第二电极，共形形成在所述电阻层上；以及第二介电层，共形形成在所述第二电极上，所述第二介电层包含第二开口；其中：所述第一电极和所述电阻层共同包括延伸超出所述第一开口限定的区域第一距离的第一唇形区域；所述第二电极和所述第二介电层共同包括延伸超出所述第一开口限定的区域第二距离的第二唇形区域；以及使用延伸穿过所述第二开口的通孔将所述第二电极连接至所述第二金属层。在所述的存储器单元中，所述第一唇形区域处于第一高度，所述第一高度不同于位于所述第一开口限定的区域中的相应的第一电极和电阻层的第二高度；以及所述第二唇形区域处于第三高度，所述第三高度不同于所述第一高度、所述第二高度和位于所述第一开口限定的区域中的相应的第二电极和第二介电层的第四高度。在所述的存储器单元中，所述第一电极包含选自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu所组成的组的至少一种材料；所述第二电极包含选自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu所组成的组的至少一种材料；所述第一介电层包含选自由SiC、SiON和Si3N4所组成的组的至少一种材料；以及所述第二介电层包含选自由SiC、SiON和Si3N4所组成的组的至少一种材料。在所述的存储器单元中，所述电阻层包含选自由NiO、TiO、HfO、ZrO、ZnO、WO3、Al2O3、TaO、MoO和CuO所组成的组的至少一种材料。在所述的存储器单元中，所述第一介电层和所述第二介电层是停止层。在所述的存储器单元中，所述第一电极的厚度在3nm和50nm之间变化；以及所述第二电极的厚度在3nm和50nm之间变化。在所述的存储器单元中，所述电阻层的厚度在1nm和30nm之间变化。在所述的存储器单元中，所述第一介电层的厚度在10nm和50nm之间变化；以及所述第二介电层的厚度在10nm和50nm之间变化。在所述的存储器单元中，所述第二距离在10nm和30nm之间变化；以及所述第一距离介于10nm和30nm之间并且大于所述第二距离。在所述的存储器单元中，所述第一距离和所述第二距离基本相同。在一个实施例中，所述第一距离和所述第二距离都介于10nm和60nm之间。在所述的存储器单元中，所述第一电极、所述电阻层和所述第二电极形成在第三金属化层的顶部和第四金属化层的顶部之间，所述第三金属化层是所述第一金属层，而所述第四金属化层是所述第二金属层。在所述的存储器单元中，所述第一电极、所述电阻层和所述第二电极形成在第四金属化层的顶部和第五金属化层的顶部之间，所述第四金属化层是所述第一金属层，而所述第五金属化层是所述第二金属层。在所述的存储器单元中，所述电阻层包括在100kΩ和10MΩ之间变化的高阻态；以及所述电阻层包括在1kΩ和100kΩ之间变化的低阻态。根据本专利技术的另一方面，提供了一种用于形成存储器单元的方法，所述方法包括：形成包含第一金属层的衬底；在所述衬底上形成第一介电层；通过位于所述第一介电层中的第一开口形成共形的第一电极，所述第一开口被配置成在所述第一电极和所述第一金属层之间实现物理接触；在所述第一电极上形成共形的电阻层；在所述电阻层上形成共形的第二电极；在所述第二电极上形成共形的第二介电层，所述第二介电层包括第二开口；以及使用延伸穿过所述第二开口的通孔将所述第二电极连接至第二金属层；其中：用于形成所述共形的第一电极和所述共形的电阻层的工艺包括形成延伸超出所述第一开口限定的区域第一距离的第一唇形区域；以及用于形成所述共形的第二电极和所述共形的第二介电层的工艺包括形成延伸超出所述第一开口限定的区域第二距离的第二唇形区域。在所述的方法中，所述第一唇形区域处于第一高度，所述第一高度不同于位于所述第一开口限定的区域中的相应的第一电极和电阻层的第二高度。在一个实施例中，所述第二唇形区域处于第三高度，所述第三高度不同于所述第一高度、所述第二高度和位于所述第一开口限定的区域中的相应的第二电极和第二介电层的第四高度。在所述的方法中，所述第二距离小于所述第一距离。在所述的方法中，用于形成所述共形的第一电极和所述共形的第二电极的工艺不包括化学机械抛光(CMP)工艺。根据本专利技术的又一方面，提供了一种半导体器件，包括：一个或多个存储器单元，所述一个或多个存储器单元中的每一个存储器单元均包括：第一电极，通过位于第一介电层中的第一开口共形形成，所述第一介电层形成在包含第一金属层的衬底上，所述第一开口被配置成在所述第一电极和所述第一金属层之间实现物理接触；电阻层，共形形成在所述第一电极上；第二电极，共形形成在本文档来自技高网...

【技术保护点】
一种在半导体器件中形成的存储器单元，所述存储器单元包括：第一电极，通过位于第一介电层中的第一开口共形形成，所述第一介电层形成在包含第一金属层的衬底上，所述第一开口被配置成在所述第一电极和所述第一金属层之间实现物理接触；电阻层，共形形成在所述第一电极上；第二电极，共形形成在所述电阻层上；以及第二介电层，共形形成在所述第二电极上，所述第二介电层包含第二开口；其中：所述第一电极和所述电阻层共同包括延伸超出所述第一开口限定的区域第一距离的第一唇形区域；所述第二电极和所述第二介电层共同包括延伸超出所述第一开口限定的区域第二距离的第二唇形区域；以及使用延伸穿过所述第二开口的通孔将所述第二电极连接至所述第二金属层。

【技术特征摘要】
2012.11.12 US 13/674，1931.一种在半导体器件中形成的存储器单元，所述存储器单元包括：
第一电极，通过位于第一介电层中的第一开口共形形成，所述第一介
电层形成在包含第一金属层的衬底上，所述第一开口被配置成在所述第一
电极和所述第一金属层之间实现物理接触；
电阻层，共形形成在所述第一电极上；
第二电极，共形形成在所述电阻层上；以及
第二介电层，共形形成在所述第二电极上，所述第二介电层包含第二
开口；
其中：
所述第一电极和所述电阻层共同包括延伸超出所述第一开口限定
的区域第一距离的第一唇形区域；
所述第二电极和所述第二介电层共同包括延伸超出所述第一开口
限定的区域第二距离的第二唇形区域；以及
使用延伸穿过所述第二开口的通孔将所述第二电极连接至所述第
二金属层。
2.根据权利要求1所述的存储器单元，其中：
所述第一唇形区域处于第一高度，所述第一高度不同于位于所述第一
开口限定的区域中的相应的第一电极和电阻层的第二高度；以及
所述第二唇形区域处于第三高度，所述第三高度不同于所述第一高度、
所述第二高度和位于所述第一开口限定的区域中的相应的第二电极和第二
介电层的第四高度。
3.根据权利要求1所述的存储器单元，其中：
所述第一电极包含选自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、
WN和Cu所组成的组的至少一种材料；
所述第二电极包含选自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、
WN和Cu所组成的组的至少一种材料；
所述第一介电层包含选自由SiC、SiON和Si3N4所组成的组的至少一

\t种材料；以及
所述第二介电层包含选自由SiC、SiON和Si3N4所组成的组的至少一
种材料。
4.根据权利要求1所述的存储器单元，其中所述电阻层包含选自由
NiO、TiO、HfO、ZrO、ZnO、WO3、Al2O3、TaO、MoO和CuO所组成的
组的至少一种材料。
5.根据权利要求1所述的存储器单元，其中所述第一介电层和所述第
二介电层是停止层。
6.根据权利要求1所述的存储器单元，其中所述第一电极、所述电阻
层和所述第二电极形成在第三金属化层的顶部和第四金属化层的顶部之
间，所述第三金属化层是所述第一金属层，而所述第四金属化层是所述第
二金属层。
7.根据权利要求1所述的存储器单元，其中所述...

【专利技术属性】
技术研发人员：涂国基，朱文定，廖钰文，张至扬，陈侠威，杨晋杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：