一种低电场源极抹除非挥发性内存单元及其制造方法技术

本发明专利技术涉及一种低电场源极抹除非挥发性内存单元，包含一基板，该基板具有上表面或与上表面相接的沟槽，上表面的一侧形成漏极区，另一侧形成源极区。该源极区具有一从浓掺杂区向漏极一侧延伸的淡掺杂区，形成于基板上表面或该沟槽的侧墙表面上。该内存结构还包括第一介电层、选择栅极区、穿隧介电层、悬浮栅极区、控制栅极区、以及第二介电层。其中悬浮栅极区的一侧外缘与源极淡掺杂区对其，并与浓掺杂区形成水平或垂直错位。本发明专利技术能够减轻栅极引发源极漏电流效应所造成的漏电流，并对导通电流大小有良好的控制，更能进一步配合先进制程缩小内存单元的单位面积与制造的完整性。

【技术实现步骤摘要】

本专利技术涉及一种集成电路组件的结构及其制造方法，尤其涉及一种低电场源极抹除非挥发性内存单元的结构及其制造方法。
技术介绍
非挥发性内存(Non-Volatile Memory)具有体积小、重量轻、省电、且数据不随供应电源断电而消失的优点，因此非常适合手持式电子装置的应用。目前随着手持式电子装置的普及，非挥发性内存确已被大量地采用，举凡作为多媒体的储存媒介，或是维持电子系统的正常操作皆有其应用。非挥发性内存目前正处于一个需求量逐年增大，成本与售价却逐年降低的正循环，已为半导体产业中相当重要的产品之一。请参考美国专利号US4,698,787。该抹除非挥发性内存单元为一传统的堆栈闸式(Stack-Gate)非挥发性内存结构，具有一悬浮栅极区(FloatingGate)。在该内存进行写入“1”的操作时，利用热电子注入(Hot-electron Injection)的机制，将足够数量的电子陷捕于该悬浮栅极区内，而使该内存单位的状态为“1”；而在该内存进行写入“0”或是抹除的操作时，利用福勒-诺德汉穿隧(Fowler-Nordheim Tunneling)的机制，将电子排出该悬浮栅极区之外，而使该内存单位的状态为“0”。由于该内存单元的状态，决定于是否有足够多的电子陷捕于该悬浮栅极区内，因此即使移除供应电源，该内存单元的状态仍得以维持，故称为非挥发性内存。然而此一堆栈闸式之非挥发性内存单元有以下缺点：第一、有>过度抹除效应。当内存单元进行抹除操作时，可能导致过多的电子排出悬浮栅极区之外，而造成该内存单元的等效晶体管组件的临界电压为负电压，亦即使得该内存单元常态为导通状态而造成不必要的漏电流。第二、进行抹除的操作时，需要较大的操作电流；在内存进行抹除操作时，源极电压远高于悬浮栅极区的电压，因此会造成栅极引发漏极漏电流(Gate-Induced Drain Leakage，GIDL)效应，而产生从源极到基板的漏电流，因此操作上需要一个供电流能力较强的外接供应电源，而使得整体电路的积体化不容易；另外，为了减轻该漏电流的程度，该源极乃以淡掺杂漏极(Lightly-Doped Drain)的结构实现；然而当制程能力愈先进，而几何尺寸愈小时，淡掺杂漏极的结构却也容易造成信道的碰穿效应(Punch-Through Effect)。因此在小于0.2微米的制程下制造堆栈闸式非挥发性内存时，便舍弃淡掺杂漏极的结构，而以深N型槽(Deep N-Well)的方式来隔离该源极以及基板而避免漏电流。然而为了节省面积，在一个由堆栈闸式非挥发性内存所形成的内存矩阵中，会有复数个内存单元共享深N型槽；而该共享深N型槽之复数个内存单元便由于结构的限制，而必须同时进行抹除的操作，因而牺牲了电路操作上的弹性。最后，在进行写入“1”的操作时，由于信道的电场强度较大，因此电子发生穿隧的机率较低，因而在操作上需要一较大的电流以增加操作速度。请参考美国专利号US5,338,952，US5,414,286，此习知技术为一分离闸式(Split-Gate)非挥发性内存之结构。如图1所示，与前述之堆栈式(Stack Gate)习知技术相比，其具有额外的一选择栅极区。由于该非挥发性内存单元的等效晶体管组件，其信道区的导通需要悬浮栅极区以及选择栅极区同时存在大于临界电压(Threshold)的正电压，因此可藉由对选择栅极区电压的控制，而避免常态漏电流的缺陷。如同前述的堆栈式(Stack Gate)习之技术，为了减轻抹除操作时的源极GIDL漏电流的程度，该源极以淡掺杂漏极(Lightly-Doped Drain)的扩散结构实现原籍的浓淡掺杂，使源极件次之浓淡掺杂区域均扩散形成于浮动栅极下方，以降低源极横向电场，进而降低源极与浮动栅极间的垂直电场以及所产生的GIDL漏电流；然后当制程能力越先进，而几何尺寸越小时，淡掺杂漏极的结构却也容易造成信道的碰穿效应(Punch-Through Effect)。因此在小于0.2微米的制程下制造堆栈闸式非挥发性内存时，仍然具有较大的芯片面积。请参考美国专利号US7,009,144,US7,199,424，US7,407,857，此习知技术亦为一分离闸式非挥发性内存的结构，其中悬浮栅极区的底部存在一阶梯状结构，如图2所示。该专利技术与前述之分离闸式非挥发性内存(图1)习知技术相比，此楔形结构虽然不能完全避免在进行抹除操作时，所造成的栅极引发漏极漏电流效应，但此楔形结构的源极区延伸至阶梯状结构穿隧氧化层的较厚区域；可大幅降低悬浮栅极区与源极区质检的垂直电场度，从而减轻该源极到基板漏电流的程度。然而此非挥发性内存单元的等效晶体管组件，其导通时导通电流大小将决定于该楔形结构所形成的较厚的栅极介电层，造成该导通电流大小的变异较大，进而影响内存的良率。且该阶梯状结构浮动栅极较厚的穿隧介电层，易导致漏极与源极间的短通路现象，进而大幅限制该结构的进一步微缩的可能。
技术实现思路
本专利技术的目的在于克服现有技术的缺陷，提供一种非挥发性内存，藉由抹除操作电压，下浮动栅极的尖端电厂效应，仍能有效进行电子能够减轻栅极引逸出于浮动栅极并进行穿隧至淡掺杂源极区，同时避免源极浓掺杂区与浮动栅极重叠所造成的高电场与其导致的GIDL源极漏电流。实现上述目的的技术方案是：本专利技术一种低电场源极抹除非挥发性内存单元，包含基板、第一介电层、穿隧介电层、源极绝缘层、选择栅极区、悬浮栅极区、第二介电层、以及控制栅极区。该基板为一半导体基板，通常为p型硅基板。该基板具有一上表面或一与该上表面相接的沟槽。该基板的一侧以掺杂方式形成一漏极扩散区。该上表面的另一侧以掺杂方式形成一源极区。该源极区具有一从浓掺杂区向漏极一侧延伸的淡掺杂区形成于基板上表面或一与该基板上表面相接的沟槽的侧墙表面上。源极扩散区及漏极扩散区通常为n型掺杂区。该第一介电层形成于该基板的上表面，且位于该漏极扩散区一侧。一穿隧介电层，形成于该基板的上表面的淡掺杂源极区及漏极区之间，且近淡掺杂源极区一侧，并与第一介电层连接。一悬浮栅极区，形成于该穿隧介电层的表面上，且该悬浮栅极区的源极一侧外缘与源极淡掺杂区对齐，并与源极浓掺杂区形成水平或垂直错位。一控制栅极区，形成于该悬浮栅极区的表面上，且该控制栅极区与该悬浮栅极区以一第二介电层相绝缘。第一介电层与穿隧介电层上方的选择栅极与浮动栅极之间以一绝缘介电层分开。本专利技术又提出一种低电场源极抹除非挥发性内存单元本文档来自技高网...

【技术保护点】
一种低电场源极抹除非挥发性内存单元，其特征在于，包含：一基板，所述基板设置有一源极扩散区及一漏极扩散区，且所述源极扩散区具有从浓掺杂区延伸出的淡掺杂区；一第一介电层，形成于所述基板的上表面，且位于所述漏极扩散区一侧；一穿隧介电层，形成于所述基板的上表面，且位于所述源极扩散区一侧，所述穿隧介电层的下表面与所述源极扩散区的淡掺杂区相接或者部分重叠；一选择栅极区，形成于所述第一介电层之上；一悬浮栅极区，形成于所述穿隧介电层的表面上，且一侧边缘与所述源极扩散区的淡掺杂区相接或者部分重叠，并与所述源极扩散区的浓掺杂区形成一距离错位；一第二介电层，形成于所述悬浮栅极区的表面上；以及一控制栅极区，形成于所述悬浮栅极区的表面上，且所述控制栅极区与所述悬浮栅极区以所述第二介电层相绝缘。

【技术特征摘要】
1.一种低电场源极抹除非挥发性内存单元，其特征在于，包含：
一基板，所述基板设置有一源极扩散区及一漏极扩散区，且所述源极
扩散区具有从浓掺杂区延伸出的淡掺杂区；
一第一介电层，形成于所述基板的上表面，且位于所述漏极扩散区一
侧；
一穿隧介电层，形成于所述基板的上表面，且位于所述源极扩散区一
侧，所述穿隧介电层的下表面与所述源极扩散区的淡掺杂区相接或者部
分重叠；
一选择栅极区，形成于所述第一介电层之上；
一悬浮栅极区，形成于所述穿隧介电层的表面上，且一侧边缘与所述
源极扩散区的淡掺杂区相接或者部分重叠，并与所述源极扩散区的浓掺杂
区形成一距离错位；
一第二介电层，形成于所述悬浮栅极区的表面上；以及
一控制栅极区，形成于所述悬浮栅极区的表面上，且所述控制栅极区
与所述悬浮栅极区以所述第二介电层相绝缘。
2.如权利要求1所述的低电场源极抹除非挥发性内存单元，其特征
在于，所述源极扩散区的淡掺杂区形成于所述基板的上表面或者形成于一
与所述基板上表面相接的沟槽或沟槽的侧墙表面上。
3.如权利要求1所述的低电场源极抹除非挥发性内存单元，其特征
在于，所述源极扩散区的浓掺杂区形成的距离错位为水平方向或者垂直方
向。
4.如权利要求1所述的低电场源极抹除非挥发性内存单元，其特征
在于，所述第一介电层厚度介于0.5纳米至10纳米之间。
5.如权利要求1所述的低电场源极抹除非挥发性内存单元，其特征
在于，所述穿隧介电层厚度介于5纳米至15纳米之间。
6.一种低电场源极抹除非挥发性内存单元的制造方法，其特征在于，
包含：
提供一基板，其中所述基板具有一上表面；
形成一第一介电层于所述基板的上表面；
形成一选择栅极区于所述第一介电层之上；
形成一选择栅极区侧壁绝缘层，于所述选择栅极区未覆盖所述基板上
表面处形成一穿隧介电层，连接于所述选择栅极区上表面；
形成一自对准浮动栅极；
以离子布植方式形成源极扩散区的淡掺杂区；
形成一离子布植隔离层；
以离子布植方式形成源极扩散区的浓掺杂扩散区；
去除离子布植隔离层；
以快速硅氧化方式修补离子布植缺陷并形成一源极绝缘层；
于所述悬浮栅极区之上形成一第二介电层；<...

【专利技术属性】
技术研发人员：范德慈，陈志明，吕荣章，
申请(专利权)人：北京芯盈速腾电子科技有限责任公司，
类型：发明
国别省市：