本发明专利技术公开了一种射频识别中的串联稳压电路，包括：一耦合电路，将输入的正弦波信号耦合到射频识别卡片端，并产生谐振电压；一限幅电路，与所述耦合电路的输出端相连接，为串联稳压电路提供输入电压，并对该输入电压进行限幅；一串联稳压电路，与所述限幅电路的输出端相连接，用于稳定电源电压；其包括：一启动电路，用于完成所述串联稳压电路整个电路的启动；一分压电路，对所述电源电压进行分压，为串联稳压主电路和所述启动电路提供输入电压；一串联稳压主电路，将MOS晶体管串接在电源产生的环路中，通过控制MOS管的栅极电压来控制和稳定所述电源电压。本发明专利技术能使射频识别卡片不容易下电，且有利于解调电路的解调。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种射频识别中的串联稳压电路，包括：一耦合电路，将输入的正弦波信号耦合到射频识别卡片端，并产生谐振电压；一限幅电路，与所述耦合电路的输出端相连接，为串联稳压电路提供输入电压，并对该输入电压进行限幅；一串联稳压电路，与所述限幅电路的输出端相连接，用于稳定电源电压；其包括：一启动电路，用于完成所述串联稳压电路整个电路的启动；一分压电路，对所述电源电压进行分压，为串联稳压主电路和所述启动电路提供输入电压；一串联稳压主电路，将MOS晶体管串接在电源产生的环路中，通过控制MOS管的栅极电压来控制和稳定所述电源电压。本专利技术能使射频识别卡片不容易下电，且有利于解调电路的解调。【专利说明】射频识别中的串联稳压电路
本专利技术涉及模拟集成电路中的稳压电路领域，特别是涉及一种射频识别中的串联稳压电路。
技术介绍
在射频识别中，由于射频识别卡片大都是无源的，所以射频识别卡片电路的设计就相当关键和重要。在射频识别中，读卡机发出来的是模拟的正弦波信号，射频识别卡片需要耦合读卡机发出来的正弦波信号，并从该正弦波信号中获得稳定的电源电压，供给其他电路模块正常工作所需的电压。参见图1所示，现有的射频识别中采用的是并联稳压电路。其中包括:由原端电感LI，副端电感L2和电容Cl组成的耦合电路；由NMOS晶体管Ml、M2和M7，PMOS晶体管M3、M4、M5和M6,电阻Rl组成的限幅电路；由电阻R2，PMOS晶体管M8、M9、M10、Mll和M12，比较器BJl，电容C2组成的稳压电路。稳压电路中的PMOS晶体管M8、M9、M10和Mll采用二极管连接方式，然后依次串联在电压电压VDD与地之间，对电源电压VDD进行分压，将分压后的电压输入到比较器BJl的正端，和负端的参考电压VREF进行比较，比较后的比较器BJl的输出电压控制PMOS晶体管M12 (泄流管)。当电源电压VDD升高时，分压得到的电压就比参考电压VREF高，比较器BJl输出的电压就高，并联的泄流管M12就会泄放更多的电流，电阻R2上的压降就大，最终使得电源电压VDD稳定在4倍的参考电压VREF上。如果参考电压VREF是450mv，那么电源电压VDD就稳定在1.8V。同样当电源电压VDD降低时，泄流管M12就减小泄放的电流，通过降低电阻R2的压降来稳定电源电压VDD。当凹槽来临时，天线上提供的能量就减小，而此时泄流管M12关闭需要一定时间，泄流管M12仍然会泄放电流，甚至会抽储能电容C2中的电荷，因此电源电压VDD就会加速降低，射频识别卡片比较容易下电。同时当正弦波信号来临的时候，为了稳定电源电压，并联稳压会阻止凹槽信号的变化，这将改变凹槽信号包络的形状，不利于解调电路的解调。
技术实现思路
本专利技术要解决的技术问题是提供一种射频识别中的串联稳压电路，使射频识别卡片不容易下电，且有利于解调电路的解调。为解决上述技术问题，本专利技术的射频识别中的串联稳压电路，包括:一耦合电路，将输入的正弦波信号耦合到射频识别卡片端，并产生谐振电压；一限幅电路，与所述耦合电路的输出端相连接，为串联稳压电路提供输入电压，并对该输入电压进行限幅；其中，还包括:一串联稳压电路，与所述限幅电路的输出端相连接，用于稳定电源电压；其包括:一启动电路，用于完成所述串联稳压电路整个电路的启动；一分压电路，对所述电源电压进行分压，为串联稳压主电路和所述启动电路提供输入电压；一串联稳压主电路，将MOS晶体管串接在电源产生的环路中，通过控制MOS管的栅极电压来控制和稳定所述电源电压。本专利技术在传统并联稳压电路的基础上作了改进，将并联稳压改成串联稳压结构。串联稳压电路将MOS管串接在电源产生的环路中，通过控制MOS管的栅极电压来控制和稳定电源电压；串联的MOS管相当于一个可变的电阻，通过改变电阻值来稳定电源电压值；流过所述串联的MOS管的电流就是电源电压上消耗的电流，因此在凹槽期间不会消耗额外的电流，电源电压的下降速度就比较缓，这样射频识别卡片就不容易下电复位；既能在凹槽期间节省功耗，又有利于信号的解调。【专利附图】【附图说明】下面结合附图与【具体实施方式】对本专利技术作进一步详细的说明:图1是现有的射频识别中的并联稳压电路原理图；图2是所述射频识别中的串联稳压电路一实施例原理图。【具体实施方式】参见图2所示，下面是一具体实施例，所述射频识别中的并联稳压电路，包括:一耦合电路，一限幅 电路，一串联稳压电路。所述串联稳压电路，包括:一启动电路，一分压电路，一串联稳压王电路。所述耦合电路与图1所示射频识别中的并联稳压电路的耦合电路结构相同，其包括:原端电感LI，副端电感L2和电容Cl。电容Cl与副端电感L2并联连接，输入的正弦波信号IN通过原端电感LI耦合到副端电感L2，并与电容Cl发生谐振，产生较高的谐振电压。所述限幅电路与图1所示射频识别中的并联稳压电路的限幅电路结构相同，其包括:第一 NMOS晶体管Ml、第二 NMOS晶体管M2和第三NMOS晶体管M7，第一 PMOS晶体管M3、第二 PMOS晶体管M4、第三PMOS晶体管M5和第四PMOS晶体管M6，电阻Rl。第一 NMOS晶体管Ml的栅极和漏极与电容Cl的一端相连接，第二 NMOS晶体管M2的栅极和漏极与电容Cl的另一端相连接；第一 NMOS晶体管Ml的源极与第二 NMOS晶体管M2的源极相连接，其连接的端点记为REGIN点，为限幅电路的输出端。第一 PMOS晶体管M3和第四PMOS晶体管M6的源极以及第三NMOS晶体管M7的漏极与所述REGIN点相连接。第一 PMOS晶体管M3的栅极与其漏极、第二 PMOS晶体管M4的源极和第四PMOS晶体管M6的栅极相连接^=PMOS晶体管M4的栅极与其漏极和第三PMOS晶体管M5的源极相连接；第三PMOS晶体管M5的栅极与漏极接地。第四PMOS晶体管M6的漏极与第三NMOS晶体管M7的栅极，电阻Rl的一端相连接。电阻Rl的另一端和第三NMOS晶体管M7的源极接地。所述串联稳压电路的输入电压由第一 NMOS晶体管Ml和第二 NMOS晶体管M2的源极连接的端点REGIN点提供，经过所述限幅电路限幅，保证REGIN点的电压不超过第一 PMOS晶体管M3，第二 PMOS晶体管M4和第三PMOS晶体管M5的阈值电压之和，这样能保证MOS管安全的工作。所述串联稳压电路的启动电路由第十六PMOS晶体管M32、第十七PMOS晶体管M33、第十八PMOS晶体管M34、第十九PMOS晶体管M35和第二十PMOS晶体管M36，第四NMOS晶体管M13和第九NMOS晶体管M22构成。其中:第十六PMOS晶体管M32、第十七PMOS晶体管M33、第十八PMOS晶体管M34、第十九PMOS晶体管M35和第二十PMOS晶体管M36的栅极接地，然后依次串联连接。第十六PMOS晶体管M32的源极与所述REGIN点相连接，第二十PMOS晶体管M36的漏极与第四NMOS晶体管M13的漏极相连接的端点，记为ST点。第四NMOS晶体管M13的源极接地，其栅极输入由分压电路提供的第一输入电压VMID。第九NMOS晶体管M22的漏极与所述REGIN点相连接，其源极与电源电压VDD相连接，其栅极与所述ST点相连接。为了降低电路启动后的漏电流，本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：傅志军，马和良，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。