采用被分解为多遍的阶梯波形的编程算法制造技术

给出了适合于非易失性存储器器件的编程算法，其中通常的阶梯类型的波形被分解为多遍。使用相同的脉冲，但是它们的顺序不同，被分开为每隔N个脉冲的子集使得存在N个编程脉冲。例如，在四遍版本中，第一遍将顺序地具有阶梯的脉冲（1，5，9）；第二遍将具有脉冲（2，6，10）；对于第三和第四遍类似。通过使用大的步长大小用于逐步增加编程电压VPGM、预验证以及对不同遍的偏移的验证余量，通过多遍可以获得窄的分布。而且，在补充的特征集中，可以进行快速遍写入（QPW）而没有通过使用共享的验证电平进行QPW验证的缺点。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】给出了适合于非易失性存储器器件的编程算法，其中通常的阶梯类型的波形被分解为多遍。使用相同的脉冲，但是它们的顺序不同，被分开为每隔N个脉冲的子集使得存在N个编程脉冲。例如，在四遍版本中，第一遍将顺序地具有阶梯的脉冲（1，5，9）；第二遍将具有脉冲（2，6，10）；对于第三和第四遍类似。通过使用大的步长大小用于逐步增加编程电压VPGM、预验证以及对不同遍的偏移的验证余量，通过多遍可以获得窄的分布。而且，在补充的特征集中，可以进行快速遍写入（QPW）而没有通过使用共享的验证电平进行QPW验证的缺点。【专利说明】
本专利技术大体涉及诸如电可擦除可编程只读存储器(EEPROM)和快闪EEPROM的非易失性半导体存储器，具体地涉及以增加的准确性写数据的编程算法。
技术介绍
能够非易失性地存储电荷的固态存储器、特别是被封装为小型规格卡的EEPROM和快闪EEPROM形式的固态存储器最近成为各种移动和手持设备、特别是信息装置和消费电子产品中的存储选择。不同于也是固态存储器的RAM(随机存取存储器)，闪存是非易失性的，并且即使在切断电源之后仍保持它所存储的数据。而且，不像ROM (只读存储器)，闪存类似于盘存储设备而可重写。尽管成本更高，但是闪存正被更多地用于大容量存储应用中。基于诸如硬盘驱动器和软盘的旋转磁介质的传统大容量存储不适合于移动和手持环境。这是因为盘驱动器倾向于体积大，易出现机械故障，并且具有高等待时间和高功率要求。这些不希望的属性使得基于盘的存储在大部分移动和便携式应用中不实用。另一方面，嵌入式和可移动卡形式这两种的闪存由于其小尺寸、低功耗、高速和高可靠性特征而理想地适合于移动和手持环境。EEPROM和电可擦除可编程只读存储器(EPROM)是可被擦除并且使新数据被写到或“编程”到其存储器单元中的非易失性存储器。在场效应晶体管结构中，两者利用在源极和漏极区域之间的、位于半导体衬底中的沟道区之上的浮置(未连接的)导电栅极。然后在浮置栅极之上提供控制栅极。由被保留在浮置栅极上的电荷量来控制晶体管的阈值电压特性。也就是，对于浮置栅极上给定水平的电荷，存在必须在“导通”晶体管之前施加到控制栅极以允许在其源极和漏极区之间导电的相应电压(阈值)。具体地，诸如快闪EEPROM的闪存允许同时擦除整个块的存储器单元。浮置栅极可以保持一个范围的电荷，因此可以被编程到在阈值电压窗内的任何阈值电压电平。由器件的最小和最大阈值电平来分界(delimit)阈值电压窗的大小，该最小和最大阈值电平又对应于可以被编程到浮置栅极上的电荷的范围。阈值窗通常取决于存储器器件的特性、工作条件和历史。在该窗内的每个不同的可分辨的阈值电压电平范围原则上可以用于指定单元的明确的存储器状态。当阈值电压被划分为两个不同的区域时，每个存储器单元将能够存储一位数据。类似地，当阈值电压窗被划分为多于两个不同的区域时，每个存储器单元将能够存储多于一位数据。在通常的两状态EEPROM单元中，建立至少一个电流分界点水平以便将导电窗划分为两个区域。当通过施加预定的固定电压来读取单元时，其源极/漏极电流通过与分界点水平(或参考电流IREF)比较而被解析为存储器状态。如果读取的电流高于分界点水平，则该单元被确定为处于一个逻辑状态(例如“O”状态)。另一方面，如果该电流小于分界点水平，则该单元被确定为处于另一逻辑状态(例如“I”状态)。因此，这样的两状态单元存储一位逻辑信息。可以外部地可编程的参考电流源通常被提供为存储器系统的部分以产生分界点水平电流。为了增加存储器容量，随着半导体技术状态的进步，正以越来越高的密度制造快闪EEPROM器件。增加存储容量的另一方法是使得每个存储器单元存储多于两个状态。对于多状态或者多级EEPROM存储器单元，通过多于一个分界点将导电窗划分为多于两个区域，使得每个单元能够存储多于一位数据。给定的EEPROM阵列可以存储的信息因此随着每个单元可以存储的状态的数量而增加。已经在美国专利第5，172，338中描述了具有多状态或者多级存储器单元的EEPROM或快闪EEPR0M。通常通过两种机制之一来将充当存储器单元的晶体管编程到“已编程”状态。在“热电子注入”中，施加到漏极的高电压加速了穿过衬底沟道区的电子。同时，施加到控制栅极的高电压拉动热电子经过薄栅极电介质到浮置栅极上。在“隧穿注入”中，相对于衬底，高电压被施加到控制栅极。以此方式，将电子从衬底拉到中间的(intervening)浮置栅极。可以通过多种机制来擦除存储器器件。对于EPR0M，可通过紫外线辐射从浮置栅极移除电荷而批量擦除存储器。对于EEPR0M，可通过相对于控制栅极向衬底施加高电压以便诱导浮置栅极中的电子遂穿过薄氧化物到衬底沟道区(即，Fowler-Nordheim隧穿)而电擦除存储器单元。通常，EEPROM可逐字节擦除。对于快闪EEPR0M，该存储器可一次性全部电擦除或一次一个或多个块地电擦除，其中块可以由存储器的512字节或更多构成。存储器器件通常包括可以被安装在卡上的一个或多个存储器芯片。每个存储器芯片包括由诸如解码器和擦除、写和读电路的外围电路支持的存储器单元的阵列。更复杂的存储器器件还与进行智能和更高级的存储器操作和接口的外部存储器控制器一起工作。存在现今正使用的许多商业上成功的非易失性固态存储器器件。这些存储器器件可以是快闪EEPR0M，或可以使用其他类型的非易失性存储器单元。在美国专利第5，070，032,5, 095，344,5, 315，541,5, 343，063 和 5，661，053,5, 313，421 和 6，222，762 号中给出了闪存和系统及其制造方法的例子。具体地，在美国专利第5，570，315,5, 903，495、6，046, 935号中描述了具有NAND串结构的闪存器件。还由具有用于存储电荷的介电层的存储器单元制造非易失性存储器器件。取代先前描述的导电浮置栅极元件，使用介电层。由Eitan 等人的 “NROM:A Novel Localized Trapping, 2~Bit Nonvolatile Memory Cell，，，IEEE Electron Device Letters, Vol.21，N0.11，2000年 11 月，543-545页描述了利用介电存储元件的这种存储器器件。0N0介电层延伸穿过在源极和漏极扩散之间的沟道。用于一个数据位的电荷被定位在与漏极相邻的介电层中，且用于另一数据位的电荷被定位在与源极相邻的介电层中。例如，美国专利第5，768，192和6，011，725号公开了具有夹在两个二氧化娃层之间的俘获(trapping)电介质的非易失性存储器单元。通过分别读取该电介质内的空间上分离的电荷存储区域的二进制状态来实现多状态数据存储。为了改进读取和编程性能，并行读取或编程多个电荷存储元件或存储器晶体管。因此，一起读取或编程一 “页”存储器元件。在现有的存储器架构中，行通常包含几个交织的页，或者其可以构成一页。一页的所有存储器元件将被一起读取或编程。为了准确地存储数据，需要准确地写入。为了以更大的密度增加数据，正使得存储器器件每单元存储多位数据。还存在由于氧化物界面俘获引起的缩放将使得编程更具噪本文档来自技高网...

【技术保护点】
一种编程非易失性存储器器件的方法，包括：向第一字线施加形成增加幅度的阶梯的脉冲；在向第一字线施加每个脉冲之后，对沿着该第一字线的存储器单元进行验证操作，其中向第一字线施加脉冲系列作为所述阶梯的一系列多个的N个子集，该系列至少包括第一子集和第二子集，该第一子集包括所述阶梯的按照增加幅度的顺序依次施加的第一脉冲以及每个第N个后续脉冲，该第二子集包括所述阶梯的按照增加幅度的顺序依次施加的第二脉冲以及每个第N个后续脉冲，并且在施加第一子集之后施加第二子集；响应于在与单元目标数据状态对应的子集的验证电平处的验证，锁定沿着第一字线的所述存储器单元以便不被进一步编程，其中每个子集使用不同验证电平集进行验证操作；以及在施加第一子集之后并且在施加第二子集之前，解锁沿着所述第一字线的存储器单元以允许进一步编程。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：李艳，
申请(专利权)人：桑迪士克科技股份有限公司，
类型：发明
国别省市：美国;US