秒脉冲守时补偿电路及方法技术

本发明专利技术涉及时间同步技术领域，公开了一种秒脉冲守时补偿电路及方法，包括：授时接收机、晶体振荡器、分频处理单元、第一计数器、第二计数器和比较器，其中，授时接收机提供标准秒信号；晶体振荡器提供系统晶振信号；分频处理单元对系统晶振信号进行处理提供整形秒信号；第一计数器在整形秒信号的使能下对系统晶振信号进行计数，随后在标准秒信号的控制下停止并锁存计数；第二计数器在整形秒信号的使能下对系统晶振信号进行计数；比较器在两计数器计数值相等时输出守时补偿后的秒脉冲信号，该秒脉冲信号同时对分频处理单元和第二计数器进行复位。本发明专利技术提供了一种守时信号的偏差补偿方式，有效地纠正了晶振误差，保证了高精度的守时。

【技术实现步骤摘要】

本专利技术涉及时间同步
，特别涉及一种秒脉冲守时补偿电路及方法。
技术介绍
时间同步装置是通过授时的方式实现时间同步，授时方式主要有卫星授时、短波授时、长波授时、互联网和电话授时等。时间同步装置的应用领域广，比如，在金融证券领域，细微的误差将会导致巨大的经济损失；在电力行业，也会因为时间同步装置精度差而威胁到人身安全和公共财产；在国防中，高精度时间同步装置够提高武器的特性，提高我国国防实力；这些领域对时间的精确度有严格的要求，因而需要精度极高的时间同步装置控制守时。目前，常用的守时方式是通过每秒与接收机秒信号对齐来实现，这种守时方式的精度主要取决于授时接收机接收到秒信号的精度，其缺点是当接收机中途故障后精度就无法保证，导致时间同步装置失去守时特性。在时间同步装置中还可使用晶体振荡器分频计数守时，但众所周知，晶振本身存在温度漂移或老化率等不可避免会影响晶振精度的问题，这些都会直接影响到秒脉冲的精度，同样会导致时间同步装置失去守时特性。
技术实现思路
本专利技术所要解决的技术问题是如何对时间同步装置中常见的偏差进行修改。为解决该问题，一方面，本专利技术提供了一种秒脉冲守时补偿电路，所述电路包括：授时接收机、晶体振荡器、分频处理单元、第一计数器、第二计数器和比较器；其中，所述授时接收机接收授时源发来的时间信息并向所述第一计数器提供标准秒信号；所述晶体振荡器为所述分频处理单元、所述第一计数器和所述第二计数器提供系统晶振信号；所述分频处理单元对所述系统晶振信号进行处理，为所述第一计数器和所述第二计数器提供整形秒信号；所述第一计数器在所述整形秒信号的使能下对所述系统晶振信号进行计数，随后在所述标准秒信号的控制下停止并锁存计数；所述第二计数器在所述整形秒信号的使能下对所述系统晶振信号进行计数；所述比较器实时对所述第一计数器和所述第二计数器中的计数值进行比较，当两计数值相等时输出守时补偿后的秒脉冲信号，该秒脉冲信号同时对所述分频处理单元和所述第二计数器进行复位。优选地，所述电路还包括：MCU和FPGA，其中，所述MCU从所述授时接收机获取时间信息，根据所述时间信息向所述FPGA提供初始时间控制本机的同步；所述FPGA根据本机的同步标志判断是否进行补偿，并在确定补偿时同步所述标准秒信号和所述整形秒信号。另一方面，本专利技术还同时提供一种秒脉冲守时补偿方法，所述方法包括步骤：接收授时源发来的时间信息并进行同步；生成整形秒信号，利用整形秒信号对第一计数器和第二计数器使能；接收授时源发来的标准秒信号，利用标准秒信号停止所述第一计数器；实时比较所述第一计数器与所述第二计数器的计数值，当两计数值相等时输出守时补偿后的秒脉冲信号，并利用该秒脉冲信号对所述第二计数器进行复位并重新生成所述整形秒信号。优选地，所述同步包括步骤：授时接收机根据接收的时间信息同步于授时源并自动校准自身时间；MCU接收到所述授时接收机的同步标志后再次向所述授时接收机获取时间信息，校准FPGA的初始时间并发送本机的同步标志；FPGA根据所述本机的同步标志判断是否进行补偿，并在确定补偿时同步所述标准秒信号和所述整形秒信号。优选地，所述整形秒信号通过适当减少本机秒信号的分频计数值的方式得到。优选地，所述第一计数器和所述第二计数器的初始计数值设置为不同数值。优选地，所述对所述第二计数器进行复位表示清零计数值并等待下次整形秒信号的使能以重新开始计数。优选地，经过所述适当减少后的所述整形秒信号周期小于所述标准秒信号周期。本专利技术的技术方案提供了一种守时信号的偏差补偿方式，可有效地纠正晶振守时产生的误差，保证了高精度的守时。附图说明图1为本专利技术的一个实施例中秒脉冲守时补偿电路的结构图；图2为本专利技术的一个实施例中秒脉冲守时补偿方法的流程图；图3为本专利技术的一个实施例中系统中使用到的各信号的工作时序图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例为实施本专利技术的较佳实施方式，所述描述是以说明本专利技术的一般原则为目的，并非用以限定本专利技术的范围。本专利技术的保护范围应当以权利要求所界定者为准，基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。常用的守时方式基本都是通过每秒与接收机秒信号对齐来实现，具体地，通过接收机（比如GPS接收机等）获取授时源（比如GPS卫星等）的标准秒脉冲（PPS，pulse per second）信号来确认时间和同步状态，随后根据这些时间信息来校准本机时间。在未接收到标准秒信号时，本地主要采用晶体振荡器来产生本机秒信号进行计时。对于采用晶体振荡器的时间同步装置，由于温漂和老化率产生的误差具有方向性，通常会导致最终产生的本机秒信号比标准秒信号周期大，影响计时的精度。本专利技术的首要目的就是希望对本机秒信号进行调整，使其尽可能地接近标准秒信号，以保证采用晶振时的守时特性。由于本机秒信号周期大于标准秒信号会给对时操作带来很多不便，在本专利技术中首先会对本机秒信号进行整形，整形的目的是为了使整形后秒信号周期总是小于标准秒信号周期，以便利用计算出的差值进行高精度时间补偿。具体地，参见图1中的优选实施例，本专利技术的秒脉冲守时补偿电路包括：授时接收机、晶体振荡器、分频处理单元、第一计数器、第二计数器和比较器，其中，授时接收机接收授时源发来的时间信息并向第一计数器提供标准秒信号；晶体振荡器为分频处理单元、第一计数器和第二计数器提供系统晶振信号；分频处理单元对系统晶振信号进行处理，为第一计数器和第二计数器提供整形秒信号；第一计数器在整形秒信号的使能下对系统晶振信号进行计数，随后在标准秒信号的控制下停止并锁存计数；第二计数器在整形秒信号的使能下对系统晶振信号进行计数；比较器实时对第一计数器和第二计数器中的计数值进行比较，当两计数值相等时输出守时补偿后的秒脉冲信号，该秒脉冲信号同时对分频处理单元和第二计数器进行复位。其中，对分频处理单元进行复位表示重新对系统晶振信号进行处理以再次得到整形秒信号，对计数器进行复位表示计数器清零计数值并等待使能信号以开始下次计数。图2的优选实施例中描述了本专利技术的秒脉冲守时补偿方法的处理流程，该方法包括步骤：接收授本文档来自技高网...

【技术保护点】
一种秒脉冲守时补偿电路，其特征在于，所述电路包括：授时接收机、晶体振荡器、分频处理单元、第一计数器、第二计数器和比较器；其中，所述授时接收机接收授时源发来的时间信息并向所述第一计数器提供标准秒信号；所述晶体振荡器为所述分频处理单元、所述第一计数器和所述第二计数器提供系统晶振信号；所述分频处理单元对所述系统晶振信号进行处理，为所述第一计数器和所述第二计数器提供整形秒信号；所述第一计数器在所述整形秒信号的使能下对所述系统晶振信号进行计数，随后在所述标准秒信号的控制下停止并锁存计数；所述第二计数器在所述整形秒信号的使能下对所述系统晶振信号进行计数；所述比较器实时对所述第一计数器和所述第二计数器中的计数值进行比较，当两计数值相等时输出守时补偿后的秒脉冲信号，该秒脉冲信号同时对所述分频处理单元和所述第二计数器进行复位。

【技术特征摘要】
1.一种秒脉冲守时补偿电路，其特征在于，所述电路包括：授时接收
机、晶体振荡器、分频处理单元、第一计数器、第二计数器和比较器；其中，
所述授时接收机接收授时源发来的时间信息并向所述第一计数器提供
标准秒信号；
所述晶体振荡器为所述分频处理单元、所述第一计数器和所述第二计数
器提供系统晶振信号；
所述分频处理单元对所述系统晶振信号进行处理，为所述第一计数器和
所述第二计数器提供整形秒信号；
所述第一计数器在所述整形秒信号的使能下对所述系统晶振信号进行
计数，随后在所述标准秒信号的控制下停止并锁存计数；
所述第二计数器在所述整形秒信号的使能下对所述系统晶振信号进行
计数；
所述比较器实时对所述第一计数器和所述第二计数器中的计数值进行
比较，当两计数值相等时输出守时补偿后的秒脉冲信号，该秒脉冲信号同时
对所述分频处理单元和所述第二计数器进行复位。
2.根据权利要求1所述的电路，其特征在于，所述电路还包括：MCU
和FPGA，其中，
所述MCU从所述授时接收机获取时间信息，根据所述时间信息向所述
FPGA提供初始时间控制本机的同步；
所述FPGA根据本机的同步标志判断是否进行补偿，并在确定补偿时同
步所述标准秒信号和所述整形秒信号。
3.一种秒脉冲守时补偿方法，其特征在于，所述方法包括步骤：
接收...

【专利技术属性】
技术研发人员：曾勤波，李军，
申请(专利权)人：四川九洲电器集团有限责任公司，
类型：发明
国别省市：四川;51