本发明专利技术公布了一种基于sinc插值的超声相控阵接收信号精延时方法。鉴于超声相控阵接收信号的时间延迟精度对系统性能有重要影响，在综合考虑信号延迟的精度、处理速度和系统优化柔性等的基础上，本发明专利技术提出一种基于sinc插值的精延时方法，本发明专利技术结合sinc函数复原信号的特点与汉宁窗具有较小旁瓣和较大衰减速度的优势，得到准确的插值系数。利用FPGA强大的实时并行处理能力和存储能力，以流水线方式快速准确地进行sinc插值，完成采样信号任意步长的精确延时。本发明专利技术具有较高的精度和处理效率，能够明显提高超声相控阵接收信号的时间延迟精度，改善检测系统的对比度分辨率和空间分辨率。
【技术实现步骤摘要】
【专利摘要】本专利技术公布了一种。鉴于超声相控阵接收信号的时间延迟精度对系统性能有重要影响，在综合考虑信号延迟的精度、处理速度和系统优化柔性等的基础上，本专利技术提出一种基于sinc插值的精延时方法，本专利技术结合sinc函数复原信号的特点与汉宁窗具有较小旁瓣和较大衰减速度的优势，得到准确的插值系数。利用FPGA强大的实时并行处理能力和存储能力，以流水线方式快速准确地进行sinc插值，完成采样信号任意步长的精确延时。本专利技术具有较高的精度和处理效率，能够明显提高超声相控阵接收信号的时间延迟精度，改善检测系统的对比度分辨率和空间分辨率。【专利说明】基于sine插值的超声相控阵接收信号精延时方法
本专利技术属于工业超声无损检测
，涉及一种基于sine插值的超声相控阵接收信号精延时方法。
技术介绍
超声相控阵检测技术是一种先进的超声无损检测技术，由于其显著的优点，已在航空、核能、机械、电力、石化和铁道等领域得到广泛的应用，创造了巨大的社会效益和经济效益。超声相控阵检测系统使用阵列换能器，通过调整各阵元发射/接收信号的时间延迟实现相位延迟，可以控制合成波阵面的曲率、指向、孔径等，达到波束聚焦、偏转、波束形成等多种相控效果，形成清晰的图像。时间延迟精度决定了相位延迟精度，对检测系统的对比度分辨率和空间分辨率有重要影响，是衡量系统的重要指标之一。数字延时的精度高，控制方便、稳定性好，可以大大提高超声相控阵成像质量。数字延时的实现可以分为粗延时和精延时，粗延时基于采样时钟计数，实现起来比较简单，精度可以达到10ns，而精延时要求能达到IOns以内，实现起来比较困难。目前实现精延时主要有两种方法，一种是每一个通道使用一个专用的采样时钟采样，这些时钟的相位互相错开，值为各通道延迟之差。当系统的独立通道增多至32通道甚至更多，系统将无法提高这么多时钟资源。另一种是先对全部通道用同一时钟进行采样，再对各个通道的信号进行插值来增加采样的点数，以提高精延时的精度，称为信号复原。sine插值是一种无偏差的信号复原方法，根据Shannon采样定理，在满足采样定理的条件下，任何频率有限信号都可以由其离散时间样本实现精确重构，因此利用sine插值实现信号的精延时是一种行之有效的方法。不过，sine插值需要无穷项求和，在具体实现时要进行截断处理，通常限制在8点以下，这样不可避免的会产生一些误差，如Gibbs效应。为了减小这种影响，应对插值核进行加窗锐化处理。近年来FPGA(field programmable gate arrays,FPGA)在速度和容量上的飞速发展使其在高速数字信号处理领域得到广泛的应用，由于超声相控阵系统具有大数据量、运算复杂、流程相对固定等特点，因此FPGA成为超声相控阵系统数据实时处理的最佳选择。
技术实现思路
本专利技术针对现有技术的不足，提供了一种基于sine插值的超声相控阵接收信号精延时方法。本专利技术通过sine插值可以得到任意时刻的复原信号，实现任意步长的接收信号精延时。为了避免直接截断sine函数而引起Gibbs现象，对sine函数进行加窗处理，以得到更加精确的延迟信号。利用FPGA强大的实时并行处理能力，以流水线方式快速地进行sine插值，直接输出原始采样信号精延时之后的信号。本专利技术可以明显提高超声相控阵接收信号的时间延迟精度，且具有较高的处理效率，大大改善检测系统的对比度分辨率和空间分辨率。本专利技术的技术问题通过以下的技术方案予以解决:步骤一:主控计算机根据设置的接收信号延时精度计算8点插值需要的8个sine插值系数，得到采样周期内各个延时值对应的8个插值系数。步骤二:将各个延时值对应的8个插值系数转换成32位浮点数，分别存储至FPGA内的8个双口 RAM。步骤三:根据精延时生成相应读取插值系数双口 RAM的地址。步骤四:FPGA开始采样，将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器中传递存储。步骤五:以采样时钟为步调，将当前8个数据缓存寄存器中的数据分别和各自对应的插值系数相乘，对8个乘积求和，流水输出一连串插值后的数据。步骤六:对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。本专利技术的有益效果主要表现在:(I)利用sine函数具有复原信号的功能特点，并用汉宁窗对其进行加窗处理，得到准确的插值系数。(2)利用FPGA快速的实时处理能力设计sine插值模块，高效地实现信号的精延时。(3)高精度的信号延迟决定信号的相位延迟，能够更加精确的控制合成波阵面的曲率、指向、孔径等，达到波束聚焦、偏转、波束形成等多种相控效果，形成更加清晰的图像。(4)大大改善检测系统的对比度分辨率和空间分辨率。【专利附图】【附图说明】图1是sine插值实现超声相控阵接收信号精延迟的操作流程图。图2是sine函数和加汉宁窗sine函数示意图。图3是sine插值实现超声相控阵接收信号精延时的MATLAB仿真示意图。图4是sine插值实现超声相控阵接收信号精延迟的FPGA功能框图。【具体实施方式】以下结合附图对本专利技术作进一步说明。如图1所示，本专利技术利用sine插值实现超声相控阵接收信号精延时的操作流程可以分为以下几个步骤:步骤一:主控计算机根据设置的接收信号延时精度计算8点插值需要的8个sine插值系数，得到采样周期内各个延时值对应的8个插值系数。步骤二:将各个延时值对应的8个插值系数转换成32位浮点数，分别存储至FPGA内的8个双口 RAM。步骤三:根据精延时生成相应读取插值系数双口 RAM的地址。步骤四:FPGA开始采样，将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器中传递存储。步骤五:以采样时钟为步调，将当前8个数据缓存寄存器中的数据分别和各自对应的插值系数相乘，对8个乘积求和，流水输出一连串插值后的数据。步骤六:对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。步骤一种所述的计算采样周期内各个延时值对应的8个插值系数,是通过对sine函数加窗截断得到的。超声相控阵接收精延时的实质是通过数字信号处理的方法来实现信号的插值，这一过程可以用一个理想低通滤波器来实现，而sine函数一直被当做理想低通滤波器，其插值公式为【权利要求】1.基于sine插值的超声相控阵接收信号精延时方法，其特征在该方法包括以下步骤: 步骤一:主控计算机根据设置的接收信号延时精度计算8点插值需要的8个sine插值系数，得到采样周期内各个延时值对应的8个插值系数； 步骤二:将各个延时值对应的8个插值系数转换成32位浮点数，分别存储至FPGA内的8个双口 RAM ； 步骤三:根据精延时生成相应读取插值系数双口 RAM的地址； 步骤四:FPGA开始采样，将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器中传递存储； 步骤五:以采样时钟为步调，将当前8个数据缓存寄存器中的数据分别和各自对应的插值系数相乘，对8个乘积求和，流水输出一连串插值后的数据； 步骤六:对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。2.根据权利要求1所述的基于sine插值的超声相控阵接本文档来自技高网...
【技术保护点】
基于sinc插值的超声相控阵接收信号精延时方法，其特征在该方法包括以下步骤：步骤一：主控计算机根据设置的接收信号延时精度计算8点插值需要的8个sinc插值系数，得到采样周期内各个延时值对应的8个插值系数；步骤二：将各个延时值对应的8个插值系数转换成32位浮点数，分别存储至FPGA内的8个双口RAM；步骤三：根据精延时生成相应读取插值系数双口RAM的地址；步骤四：FPGA开始采样，将输入的有效数据转换成32位浮点型数据，并以流水方式依次在8个数据缓存寄存器中传递存储；步骤五：以采样时钟为步调，将当前8个数据缓存寄存器中的数据分别和各自对应的插值系数相乘，对8个乘积求和，流水输出一连串插值后的数据；步骤六：对插值后的数据作浮点型转换成整型的处理，输出延时后的信号，完成采样输入信号的精延时。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴海腾，吴施伟，金浩然，杨克己，吕福在，武二永，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。