本发明涉及一种基于多核AI芯片的DMA访存优化方法，所述DMA访存优化方法基于数据合并传输方式实现，其DMA中包括主机Master模块和从机Slave模块，所述主机Master模块具有指令信息接收、存储、发送以及提交释放；所述从机Sla...

本发明公开一种用于神经网络卷积层的数据处理方法及硬件电路，属于计算机领域。通过将神经网络卷积层中用于卷积计算的权重数据和特征数据经过特定的映射规则排布在内存中，并设计合理的乘累加器阵列和与之相匹配的带宽，使得设计的卷积神经网络加速器能实...

本发明属于信息通信和网络安全技术领域，特别涉及一种申威平台的正则匹配方法及装置。包括：获取正则表达式和待检索的报文数据；根据当前的正则特征库对输入的正则表达式进行识别和解析；其中所述正则特征库包括正则的匹配类型和对应的汇编指令程序，正则...

本发明属于芯片验证技术领域，特别涉及一种基于FPGA的异步PCIE接口验证模组及方法。包括：发送通路，在所述发送通路中，异步FIFO控制模块将PCIE接口控制模块发送过来的异步数据写到异步FIFO模块中，异步FIFO模块将异步数据同步到...

本发明公开一种多端口PCIE桥接芯片中断处理方法，属于芯片电路领域。检测多端口PCIE桥接芯片中每个端口的中断事件；对检测到中断事件进行处理；将处理后的中断事件进行上报。本发明判断当前虚拟交换机端口号，检测其中所有下游端口的INTx中断...

本发明公开一种卷积硬件加速方法与硬件加速电路，属于卷积神经网络和芯片设计领域。根据卷积运算在两个方向上的步长将权重立方体和特征数据立方体分成多个子块，每个子块的宽和高与卷积核在两个方向上的步长相等；对每个子块内的数据块进行第一次重新排列...

本发明属于集成电路测试技术领域，特别涉及一种基于单片FPGA的多芯片测试系统。可编程逻辑控制器FPGA包括：控制核心；一主多从仲裁器，一主多从仲裁器的主端输入端与其中一个控制核心相连；多主多从仲裁器，多主多从仲裁器的主端输入端与另外的控...

本发明属于集成电路技术领域，涉及一种48通道48端口PCIe5.0Switch复位架构。复位控制模块包括基本复位控制模块，包括端口信号选通逻辑模块和时序同步模块；接收并处理来自芯片外部的基本复位信号，根据PCIe 5.0 Switch的...

本发明属于数字电路技术领域，特别涉及一种改进的类抛物线非线性函数实现方法。包括：在需要实现的类抛物线非线性函数的输入区间内选取n个采样点，这些采样点将整个区间范围均匀分成n‑1个区间步长相等的段；从第一个采样点开始，将每三个相邻的采样点...

本发明涉及Linux操作系统技术领域，特别涉及一种申威平台根文件系统写入筛选的实现方法。包括如下步骤：步骤一：判断Linux内核参数中是否包含overlayroot字段，如果包含，则启用根文件系统写入筛选功能，继续往下执行/sbin/i...

本发明涉及一种新型加速可配置图像卷积数据转换系统及方法，数据转换系统包含图像卷积权重预处理模块，图像像素操作数生成模块、图像数据请求单模块、图像数据响应处理模块、图像数据精度转换模块、卷积权重数据缓存单元、卷积序列生成器，其中所述图像数...

本发明涉及集成电路技术领域，特别涉及一种48通道48端口PCIE 5.0 Switch非阻塞交换架构。包括：输入侧处理模块，包括对TLP报文的拆分、路由、缓存、排序调度以及异常处理；Crossbar非阻塞交换结构，用于非阻塞地将输入侧处...

本发明涉及嵌入式处理器技术领域，具体涉及一种基于自适应路由的片上网络系统。该系统基于输入缓冲、译码逻辑、输入状态机、读使能逻辑、站台无效逻辑、一级轮转仲裁、输出状态机、数据站台和包级轮转仲裁等逻辑。本发明提供了一种自适应路由的可行性方案...

本发明涉及深度学习和图像处理技术领域，特别涉及一种基于T‑Max‑Avg策略的池化方法。包括如下步骤：步骤S1：对于每个池化窗口，通过参数K选取池化窗口中部分元素参与后续运算；步骤S2：将步骤S1中选取的部分元素和设定的阈值参数T进行大...

本发明涉及一种具备扩展性和灵活性的数据流加速设备及方法，其中数据流加速设备包含请求队列、组适配器、引擎、地址代换单元、权限表、溢出缓冲等；组适配器映射请求队列与引擎，请求队列经过驱动层映射给不同虚拟机程序或宿主机程序，引擎解析处理描述符...

本发明涉及一级启动程序技术领域，特别涉及一种采用自调整启动介质技术的一级启动程序启动方法。包括如下步骤：芯片复位后，一级启动程序根据芯片的两个启动模式管脚的电平值执行相应的启动流程，即加载介质一内程序、加载介质二内程序或执行其他流程；根...

本发明涉及QSPI Flash程序固化技术领域，特别涉及一种基于串口的QSPI Flash程序固化系统及其方法。包括如下步骤：在主控芯片上电后运行片内ROMCODE，ROMCODE的启动log输出到调试机的串口终端上，根据用户在串口终端...

本发明涉及一种基于申威处理器的增强系统实时性方法，通过在通用补丁的基础上，增加了高精度时钟，中断线程化，通过内核中的互斥量和信号量实现了优先级继承的策略，并进一步根据申威处理器芯片特性，修改内核架构代码，重新实现自旋锁内核原语的可抢占操...

本发明涉及多媒体软件优化技术领域，特别涉及一种面向国产化平台的多媒体数据解包的软件模拟方法。包括：步骤S101：确定多媒体输入数据的访存地址，该访存地址包括对界和不对界访存两类；步骤S102：确定向量数据类型，该类型包括字节、半字和字整...

本发明涉及可扩展计算机架构技术领域，特别涉及一种可高度扩展的缓存一致性协议目录设计结构。包括在所述数百核计算机架构上实现内存共享的三级缓存一致性协议目录；所述三级缓存一致性协议目录分为上中下三层级目录；其中：第一层级目录为主目录，主目录...