芯思原微电子有限公司专利技术

芯思原微电子有限公司共有42项专利

  • 本发明涉及隔离式串行接口,具体涉及一种隔离式串行接口电路,网络层,用于对链路层接收到的读命令、写命令、轮询命令和写数据进行PEC校验,确保接收到的命令和数据的准确性,提升通信网络的安全性;链路层,用于进行命令和数据的转发;物理层,用于对...
  • 本发明涉及芯片时钟,具体涉及一种时钟相位对齐电路,包括同步器、时钟相位对齐装置、时钟延迟模块;同步器,负责对锁相环PLL产生的源时钟从IP接口交互电路绕回的时钟S2进行采样,并将其同步至内部的延迟时钟域后发送至时钟相位对齐装置进行处理;...
  • 本发明提供一种短脉冲检测装置以及信号传输系统,包括:第一脉冲转换模块、第二脉冲转换模块以及脉冲反相延迟检测模块;第一脉冲转换模块接收第一脉冲输入信号以及时钟信号,将输入信号的带宽延长至预设带宽并输出第一脉冲输出信号;第二脉冲转换模块接收...
  • 本发明涉及SoC芯片设计,具体涉及一种SoC芯片的顶层系统和子系统的自动生成方法,配置系统环境,并在系统配置目录中准备好输入文件;确定并填写SoC芯片架构信息;填写各例化模块的详细信息;运行python脚本,进行输入文件的检查,并自动生...
  • 本申请提供基于菊花链帧结构的隔离式串行接口双向通信方法、系统、介质及主控器,本发明中的设备通信基于菊花链帧结构,采用命令和数据校验位,保证命令和数据准安全和正确性,增加菊花链通信可靠性。通过采用isoSPI的双向菊花链通信方式,通信过程...
  • 本发明提供一种SERDES接收端眼图测量电路,包括均衡器、时钟数据恢复模块、锁相环和眼图测量模块;均衡器对接入的输入信号进行均衡处理得到均衡信号;均衡信号输入至时钟数据恢复模块恢复出输入信号的数据信息,并将数据信息输入眼图测量模块;锁相...
  • 本发明提供一种SoC总线系统的自动生成方法、装置、存储介质和电子设备,首先根据SoC的架构信息对表格模板进行配置处理得到表格文件;所述表格模板为待配置SoC架构信息的模板,并配置脚本参数,所述脚本参数至少包括表格路径和校验信息;然后,根...
  • 本发明提供一种RTL级同步器仿真模型及其使用方法,至少包括异步采样模块、第一级触发器和第二级触发器;异步采样模块的输入端连接异步信号和第一级触发器的输出端,异步采样模块的输出端连接第一级触发器的输入端,第一级触发器的输出端连接第二级触发...
  • 本实用新型涉及USB3.0测试,具体涉及一种USB3.0PHY芯片验证测试板,主控制器,对FPGA芯片和USB3.0PHY芯片验证平台进行控制,并接收USB3.0PHY芯片验证平台反馈的测试数据;FPGA芯片,用于对USB3.0PHY芯...
  • 本发明提供一种低功耗系统、微控制器、芯片及控制方法,包括:第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块及可关断功能模块;第一开关模块设于外部电源与可关断GPIO模块之间,基于第一开关控制信号...
  • 本实用新型提供一种低功耗系统、微控制器以及芯片,包括:第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块及可关断功能模块;第一开关模块设于外部电源与可关断GPIO模块之间,基于第一开关控制信号控制...
  • 本发明提供一种CAN总线的波特率自适应检测方法和系统,CAN总线的波特率自适应检测方法至少包括如下步骤:首先多次采样CAN总线的CAN数据帧,并对每次CAN数据帧进行处理得到有效脉宽数据;然后对所有有效脉宽数据进行计算得到最大公约数;最...
  • 本发明提供一种低功耗系统、低功耗管理模块、方法及芯片,包括:N个电源控制单元及(N
  • 本发明提供一种细延时锁相环电路和延时控制电路,延时控制电路包括细延时锁相环电路,细延时锁相环电路包括延时链路模块、鉴频鉴相器、电荷泵和控制模块,延时链路模块的第一延时支路在电荷泵输出的控制电压作用下,对上升沿信号进行延时控制输出第一延时...
  • 本发明提供一种双通道数控延时芯片包括延时控制电路、双延时通道和数字控制电路;延时控制电路的粗延时控制模块接入参考时钟,其时钟输出端输出时钟信号,其信号输出端输出第一控制电压;延时控制电路的细延时控制模块基于时钟信号输出第二控制电压;数字...
  • 本发明提供一种粗延时锁相环电路和延时控制电路,延时控制电路包括粗延时锁相环电路,粗延时锁相环电路包括鉴频鉴相器、第一延时模块、延时链路模块、电荷泵和控制模块;第一延时模块的信号输入端连接参考频率,第一延时模块在所述电荷泵输出的控制电压作...
  • 本发明提供一种时间数字转换系统,至少包括延时模块、量化模块及数据处理模块;延时模块包括级联的粗延时锁相环和细延时锁相环,量化模块包括一路起始信号量化单元和至少一路终止信号量化单元,起始信号量化单元和终止信号量化单元的电路结构相同,均包括...
  • 本发明提供一种高速I/O接口输入电路,包括:接口模块,2个共模电平输入接口通过2个输入电阻与2个差分信号输入接口对应连接,用于对4个接口进行配置连接以对差分信号进行处理并产生差分输入信号;高圧域模块,用于将差分输入信号在高圧域转换得到高...
  • 本发明公开了一种用于验证平台的扩频时钟恢复方法和装置、存储介质和终端,其中方法包括:获取基准周期,并将扩频时钟周期的初始值设置为与基准周期数值相同;周期性对待恢复串行数据进行采样获取采样数据,并基于采样数据对基准采样延迟时间进行调整;周...
  • 本发明公开了一种模拟信号均衡质量检测方法,包括:获取模拟前端输出的待测模拟信号;将待测模拟信号进行高频率衰减得到低通信号,并将待测模拟信号进行低频率衰减得到高通信号;将低通信号输入峰值检测电路得到第一峰值电压,并将高通信号输入峰值检测电...