本发明提供一种神经元逻辑门金属氧化物半导体νLGMOS电路，可模拟生物神经网络系统中神经元的“积成及激发”行为，并可利用工业CMOS逻辑工艺技术，连同多个数字运算电路一起被制造。本发明处理系统包含一模拟νLGMOS电路、一转换器电路、以...

本发明提供一种NOR型快闪存储器阵列及其工艺方法，包含多个存储器单元，被配置为具有行与列的电路组态，各存储器单元包含一通道区、一源极区、一漏极区、一电荷储存物质和一控制栅，沿着一预设方向配置的所述多个存储器单元被分为多个单元配对，使得各...

本申请实施例提供一种具强化数据保存功能的静态随机存取存储器单元，包含二个PMOS晶体管以及二个NMOS晶体管，以CMOS工艺技术来制造。二个PMOS晶体管耦接至一供应电压轨、一第一储存节点以及一第二储存节点，而二个NMOS晶体管，用以响...

本发明揭示一种存储器内二进位浮点乘法装置及其操作方法，装置对一被乘数及一乘数进行乘法运算以产生一第一乘积值，被乘数、乘数及第一乘积值皆是符合IEEE 754格式的二进位浮点数，而且皆包含一符号位、一个q位指数以及一个(p‑1)位有效数。...

本申请涉及一种非易失性存储器的自对准浮栅生成方法及浮栅非易失性存储器，其中，所述非易失性存储器的自对准浮栅生成方法通过在非易失性存储器单元的侧壁形成第二介电层侧壁衬垫，使得利用氧化处理工艺在浅沟槽的表面形成沟槽氧化物衬垫期间密封了浮栅，...

本发明公开了一种四晶体管静态随机存取存储器和存取方法，其中所述存储器包括：四晶体管记忆体单元；写入驱动电路和/或读取电路，所述写入驱动电路包括第三P型写场效应管、第四P型写场效应管、第五N型写场效应管和第六N型写场效应管，其中所述第三P...

本发明公开了一种超短沟道NOR闪存阵列、制造工艺及编程方法，其中NOR闪存阵列包括阵列排布的NVM单元，处于第一方向上的所述NVM单元的控制栅极依次连接形成字线，处于第二方向上且相邻的所述NVM单元构成NVM单元对，所述NVM单元对中的...

本发明提供一种永久性数字感知器装置及其操作方法，包括：一第一只读(ROM)存储器阵列，具有m行

本发明公开了一种无泄漏肖特基超结半导体器件及其制造方法，其中无泄漏肖特基超结半导体器件是在第一导电类型漂移区形成沟槽，沟槽内的底部沉积有金属层，金属层与第一导电类型漂移区形成柱状金属/第一导电类型半导体肖特基结，并在沟槽内的中部沉积有沟...

本发明揭示了一种数字感知器装置及操作数字感知器装置的方法。本发明的工作数字感知器根据储存于一内容存储器阵列的数字内容数据的数据库来处理输入数字信息，并输出储存于一回应存储器阵列的对应数字数据。再者，该工作数字感知器内的该内容存储器阵列及...

本发明公开了一种肖特基超结半导体器件及其制造方法，该器件包括第一导电类型衬底和与之邻接的第一导电类型外延层或包含在第一导电类型衬底内的第一导电类型外延层，第一导电类型衬底底部的表面形成有阳极金属层，第一导电类型外延层的顶部形成有第一导电...

本发明提供一种存储器内多位数二进制乘法装置及其操作方法。相较于传统的二进制乘法装置，本发明的存储器内多位数二进制乘法装置可有效减少操作步骤。一实施例中，以较高的硬件成本，本发明的存储器内多位数二进制乘法装置可达成单一步骤的操作。因此，本...

本发明提供一种可延展的多位数2