本申请实施例提供了一种芯片系统上防止总线死锁的方法、装置、设备和存储介质，所述方法包括：对于总线上每一个地址空间，提供至少一组用于描述地址空间属性的配置寄存器，其中，每组配置寄存器包括第一寄存器和第二寄存器；在第一寄存器中，配置可缓存属...

本申请实施例提供一种指令缓存预取方法、设备及存储介质，涉及存储技术领域。其中，本申请的方法包括通过取指单元向预取单元发送第一取指请求；预取单元根据第一取指请求从指令存储单元获取第一指令码后，发送至取指单元，并在下一时间周期从指令存储单元...

本申请提供了一种基于BHT的单口RAM的数据处理方法、装置、设备及介质，应用于流水线结构中，该方法包括：当流水线结构中存在多条分支跳转指令时，获取流水线结构的分支历史表BHT数据的更新来源；根据先进先出FIFO队列写口规则和更新来源，通...

本申请提供一种自定义指令码的操作方法、装置、计算机设备和存储介质，应用于计算机技术领域，具体包括：检测是否执行预设操作，所述预设操作包括数据读/写遍历操作、数据比较操作和位操作；当需要执行所述预设操作时，在自定义指令码集中，获取所述预设...

本申请实施例提供一种多核一致性处理方法、系统、设备及存储介质，涉及半导体技术领域。其中，本申请的方法包括：在多核心处理器中，对初始处理器核心配置一初始核外备份存储，对每一非初始处理器核心分别配置一非初始核外备份存储；多核心处理器中多核一...

本申请实施例提供了一种指令获取方法、装置、计算机设备和存储介质，所述方法包括：根据目标指令地址第一次读取目标指令，生成第一重新执行信号；根据第一重新执行信号对目标指令进行检错；在目标指令出错时生成第一清空信号；根据第一清空信号生成第二清...

本申请实施例中提供了一种处理器缓存结构、处理器和数据缓存方法，涉及计算机技术领域，该处理器缓存结构包括：一级数据缓存、一级指令缓存，二级私有缓存、二级私有预取缓存、缓存一致性控制单元；一级数据缓存用于：存储处理器当前核心多次访问的数据；...

本申请实施例提供了一种数据写入方法、数据写入装置、计算机设备和计算机可读存储介质，涉及计算机技术领域，该数据写入方法包括：基于目标缓存行缺失请求，直接在第一缓存行缓冲区中为目标缓存行缺失请求分配条目，并将目标缓存行缺失请求对应的目标待写...

本申请提供了一种寄存器保护方法、系统、设备及产品，该方法包括：获取模块中每个寄存器的输出值和对应寄存器保护模块的输出值，寄存器保护模块为对寄存器进行复制得到或采用检错算法构建得到；将寄存器的输出值和寄存器保护模块的输出值进行比较，得到单...

本申请实施例提供一种分支跳转预测方法、装置、计算机设备和存储介质，所述方法包括：接收目标条件跳转指令，根据目标条件跳转指令的PC值预测当前指令是否跳转，得到跳转结果，并计算PC值的哈希值；将目标条件跳转指令输入预设循环体预测模块，查询预...

本申请实施例中提供了一种指令处理设备、系统和方法，该设备包括：取指模块、解码模块和执行模块，取指模块用于获取原始指令数据，并对原始指令数据进行长度切分和预解码处理，得到目标指令数据；解码模块用于从取指模块中读取目标指令数据，对目标指令数...

本申请实施例中提供了一种数据读写处理方法、装置、设备及介质，涉及计算机技术领域，该方法包括：接收并解析数据处理请求，提取所述数据处理请求中的请求类型、地址信息；所述请求类型包括数据读取请求和数据写入请求；当所述请求类型为数据读取请求且所...

本申请实施例中提供了一种指令构建方法、装置、设备及介质，涉及计算机技术领域，该方法包括：获取操作数格式；操作数格式包括源寄存器标识和目标寄存器标识；根据源寄存器标识和目标寄存器标识，构建目标指令；目标指令是基于RISC‑V架构的数字信号...

本申请提供了一种测信道攻击的防护方法、装置、计算机存储介质和电子设备，涉及网络安全技术领域。包括：在当前时刻执行分支跳转指令时，对分支跳转指令进行分支预测，得到分支预测结果；若预测正确，则基于随机生成的目标冲刷次数对第一预测指令执行第一...

本申请实施例中提供了一种可信执行环境系统，涉及计算机技术领域，该系统包括：CPU总线、CPU、翻译后备缓冲器TLB组件、缓存、内存共享寄存器，CPU通过CPU总线分别与TLB组件、缓存、内存共享寄存器建立连接；CPU设置有安全属性寄存器...

本申请实施例提供了一种用于硬件安全系统的二次加密启动方法、装置、设备，包括：利用第一预设密钥对固件进行加密，将加密后得到的第一加密固件烧录至预设闪存存储器；将第一预设密钥烧录至预设一次性可编程存储器中；在置位预设一次性可编程存储器中的安...

本申请实施例提供一种数据处理方法、系统、设备及存储介质，涉及数据处理技术领域，其中，本申请的方法包括：当接收到跨缓存行的事务时，对跨缓存行的事务进行拆分，得到子事务；通过预设的仲裁机制对拆分后的子事务进行仲裁，使通过仲裁的子事务进入行缓...

本申请实施例提供一种多核一致性的ICB总线传输方法、系统、设备及存储介质，涉及半导体技术领域。其中，本申请的方法包括：主设备通过向从设备发送读请求信号，从设备接收到读请求信号后，向主设备发送读请求反馈信号，以使主设备与从设备之间进行读操...

本申请实施例中提供一种用于乱序多发射处理器的指令处理方法及装置，所述方法包括：获取并缓存预设指令发射队列发射的目标指令及其对应的操作数；将多条目标指令及其对应的操作数存储至预设先进先出队列；对于先进先出队列中的每条目标指令及其对应的操作...

本申请实施例提供一种地址生成方法、装置、计算机设备和存储介质，所述方法包括：接收目标指令，将目标指令对应的通用目的寄存器地址划分为低位地址和高位地址；对低位地址与立即数进行加和，并确定该加和过程是否存在对高位地址的借位或者进位；若不存在...