本发明提供了一种应用于FPGA的带隙基准调整电路以及方法，通过带隙基准核心电路产生正温度系数电流和负温度系数电流，通过复制电路复制主路电流，并在温度译码器生成的控制信号的作用下通过控制电流控制支路以及电压控制支路的开关，使得电流控制支路...

本实用新型公开了一种高速宽范围电平移位电路，包括：输出电路、第三native nmos晶体管、第四native nmos晶体管、第一反相器、第二反相器、第五nmos晶体管、第六nmos晶体管和第三反相器；第一反相器的输入端与第二反相器的...

本发明公开了一种FPGA芯片中查找表的检测电路及检测方法，所述检测电路包括依次串联的多个检测单元，每个检测单元包括2(N

本发明提供的一种基于中继电路的FPGA SRAM配置电路架构及FPGA，包括字线控制电路、字线驱动电路、位线控制电路以及位线驱动电路，位线驱动电路将驱动的SRAM阵列分割，减小了每一段驱动电路的负载，形成多个SRAM阵列区域，通过位线控...

本发明涉及一种同时选中多个地址的加强型FPGA SRAM阵列配置方法，包括：确定SRAM阵列的加强型写操作起始地址；采用加强型写操作在第一地址部写入对应的配置数据；采用普通写操作在第二地址部写入对应的配置数据；其中，在SRAM阵列中，加...

本发明涉及一种FPGA器件速度自适应方法及FPGA器件，方法包括：步骤1、获取N组FPGA器件的频率；步骤2、根据N组频率得到均值频率；步骤3、根据均值频率和阈值频率确定是否调整DC电源的输出电压；步骤4、若调整DC电源的输出电压，则将...

本发明公开了一种基于JTAG的FPGA FT通用测试方法及装置，应用于FPGA芯片，该测试方法包括：根据预设的待测资源，获取待测资源对应的测试配置、以及测试配置对应的测试激励；当联合测试工作组JTAG接口接收到测试机发送的开始信号时，待...

本发明公开了一种高速宽范围电平移位电路，包括：输出电路、第三native nmos晶体管、第四native nmos晶体管、第一反相器、第二反相器、第五nmos晶体管、第六nmos晶体管和第三反相器；第一反相器的输入端与第二反相器的输出...

本发明公开了一种具有热插拔功能的IO电路、芯片及IO电路的供电控制方法，该IO电路包括输入模块、输出模块、热插拔模块以及pad端；输入模块与输出模块均连接pad端，以实现与外部器件的信号传输；输出模块包括上拉单元和下拉单元；第一电压连接...

本发明涉及一种基于FPGA的管脚复用配置方法、装置及FPGA，该方法包括：S1：接收数据指令；S2：对所述数据指令进行译码，得到译码数据；S3：判断所述译码数据的特定位置处的特定字段是否为特定标识，若是，则控制位设置为1，若否，则控制位...

本发明公开了一种在SEC校验中启动重配置的方法、装置及FPGA；该方法包括：在FPGA执行主动配置的过程中，使用寄存器记录本次配置所选择的第一配置数据文件的初始地址以及是否为用户重配置的标记信息；当FPGA进入用户模式后，响应于SEC校...

本发明涉及一种集成于FPGA的动态多启动电路与FPGA，该电路包括：接收模块、重配置触发模块、地址选择模块以及重配置模块，其中，接收模块，用于接收编码数据；重配置触发模块，用于对编码数据进行译码，得到译码数据，并判断译码数据是否与预设的...

本发明公开了一种IP动态配置电路及FPGA；该IP动态配置电路包括：配置桥接模块和IP模块组；其中，配置桥接模块用于将外部信号转换为改进型WishBone总线上的信号；改进型WishBone总线上的信号包括地址、数据以及IP模块的ID；...

本发明公开了一种集成于FPGA的配置数据解密电路及FPGA，该配置数据解密电路包括：接收模块，用于接收第一加密配置数据以及解密密钥；数据接收FIFO模块，用于将第一加密配置数据分发至AES解密模块，将解密密钥分发至配置模块；配置模块，用...