本发明公开一种基于AMR传感器的磁卡解码方法及存储介质，包括：遍历已获取的特征点并对特征点进行解码生成特征编码，将特征编码与预设的起始字符进行比对，当特征编码与起始字符相同时，对模型buff进行初始化，并进入字符解码阶段，其中，所述特征...

本发明公开一种基于AMR传感器的磁卡特征点提取方法及存储介质，包括：根据历史数据，计算得到波峰阈值和波谷阈值；实时检测数据点，并根据数据点、波峰阈值和波谷阈值判断当前是否存在刷卡操作，若检测到刷卡操作则初始化变量并进入特征点提取阶段，否...

本发明提供了应用于生物特征识别的信息保护方法，包括如下步骤：加密用户提交的图像文件中的特征信息，得到当前图像密文；使用当前图像密文与预存储的对照图像密文进行匹配比对，完成特征校验；所述当前图像密文与所述对照图像密文的加密过程相同。本发明...

本发明提供了一种将数据包协议转换为高速并行通讯协议的转换桥，包括：转换桥采用异步设计,包含高速时钟域和数据包协议时钟域；请求包来自数据包时钟域，经异步处理转换至高速时钟域后，从数据包协议请求转换为简易接口协议请求，再转换为高速并行通讯协...

本发明提供了一种具备广播写功能的AHB转简易并行接口转换桥，转换桥内置有一个AHB接口以及多个简易并行接口，根据AHB访问的地址将请求转发至相应的简易并行接口，当进行广播写操作时，将请求同时发送至所有的简易并行接口；AHB接口与简易并行...

本发明提供了一种提高RISC‑V向量指令访存效率的数据预取方法及系统，向量处理器发出向量访存指令，片上缓存接收指令并检查缓存中是否存在所需数据；如果缓存中未查询到数据，将基地址和偏移信息发送至数据预取模块；数据预取模块根据基地址和偏移信...

本发明提供了一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于，包括：转换桥采用异步设计,包含AXI时钟域和数据包时钟域两个时钟域，AXI时钟域执行组包、拆包操作,数据包时钟域执行数据包的串行发送和接收操作；转换桥发送数...

本发明提供了一种单根信号导线实现通信的方法及装置，包括：进行通信前分别配置两个节点，其中一个节点作为发送端，另一个节点作为接收端；发送端根据待发送的有效数据生成校验和；发送端将包含有效数据及校验和的数据帧，通过单根信号线串行发送至接收端...

本发明提供了一种三模RAID卡芯片识别硬盘的方法，包括硬件探测流程和软件探测流程；根据RAID卡芯内的Strapping管脚在上电复位过程中的电平，选择相应的探测流程；若为高电平则使用硬件探测流程，若为低电平则使用软件探测流程；直至完成...

本发明提供了一种可配置延迟时间的双核锁步芯片，在芯片内部嵌入两个处理器，一个处理器作为主处理器，另一个处理器作为校验处理器；主处理器接收片内总线的输入信号，并将输出信号通过延迟电路，传输至比较电路内；校验处理器通过延迟电路，接收片内总线...

本发明提供了一种OPB总线到APB总线桥的设计方法，OPB总线到APB总线桥将符合OPB总线请求的信号通过控制信号转换逻辑，转换为符合APB的信号，OPB总线到APB总线桥将符合APB总线协议的信号，通过响应信号转换逻辑，转换为符合OP...

本发明提供了一种片内双总线架构，包括数据一致性总线、高效总线，数据一致性总线用于维护各个主机之间的数据一致性，高效总线用于实现不同主机与不同从机之间高效访问，CPU通过数据一致性总线对外访问，主机通过一致性总线或高效总线对外访问，主机对...

本发明提供了一种防止CPU调试失控的方法，包括以下步骤：S1、CPU正常执行主程序，当CPU内部发生异常，内部甄别电路触发对应处理机制；S2、中断处理程序根据异常信息进行处理，CPU从断点处继续执行之前被打断的主程序；S3、当步骤S2出...

本发明提供了一种CPU中灵活设置指令间延迟时间的电路及方法，具体步骤如下：在需要插入时间间隔的指令之间的程序位置，加入一条CPU配置寄存器配置指令，设置好延时时间；当CPU执行到该条CPU配置寄存器配置指令时，该条CPU配置寄存器配置指...

本发明创造提供了一种加密算法模块加速器及数据高速加密方法，该加密算法模块加速器包括：从总线接口单元，主总线接口单元，任务获取分发单元，译码及控制单元，算法单元，包括：对称密码算法单元，杂凑密码算法单元，公钥密码算法单元，随机数单元，从总...

本发明创造提供了一种确定block端口时钟域的方法，包括以下步骤：S1、在STA工具中得到各个port的timing report；S2、对得到的timing report进行批量的分析处理。本发明创造有益效果：一种确定block端口时...

本发明提供了一种用于SoC芯片的跟踪调试信息处理电路及方法，包括以下步骤：S1：跟踪调试信息产生单元将高速跟踪调试数据流发送给跟踪调试信息处理电路；S2：通过控制总线接口将控制信息输入跟踪调试信息处理电路中；S3：跟踪调试信息处理电路将...

本发明提供了一种使用在嵌入式CPU中的，用于加速程序中无条件跳转的方法及其电路实现。该方法通过在CPU中，加入软件可寻址寄存器及相应的取指计算与控制电路，从而实现通过寄存器访问指令，直接无缝切换CPU取指流水线，达到在绝大多数情况下加速...

本发明提供了一种使用在嵌入式CPU中的，用于减少程序跳转开销的方法及其电路实现。该方法通过在跳转地址查找表项中，加入历史计分值，将表项进行分值比较，从而将最常发生的跳转目的地址保留在查找表项中，从而有效减少跳转的延迟开销。该方法在硬件实...

本发明提供了一种使用在嵌入式CPU中的，用于消除程序无条件跳转开销的方法。该方法通过在汇编程序中插入CPU寄存器赋值指令，将无条件跳转的源地址和目的地址信息，在跳转发生前就输入CPU内部用于控制跳转的寄存器中。使得CPU能够提前获取无条...