本发明创造提供了一种用于NVMe命令队列发送和完成队列处理的方法和系统，该方法包括：接收写入的命令，先存储于FIFO中，再写入命令队列并记录命令的相关信息，然后通知NVMe控制器；命令的相关信息包括命令标识符；在收到NVMe控制器发出的...

本发明公开了一种上位机通讯方法、系统、设备及程序，所述方法包括：判断下位机可接收数据包个数；其中，当所述可接收数据包个数达到预设标准时，所述下位机将data_in_ready信号翻转；当上位机检测到所述data_in_ready信号翻转...

本发明创造提供了一种基于RISC‑V和独立加密算法模块的异构处理系统，该系统包含对称设置的RISC‑V处理器、核心控制器、密码运算模块以及影子处理器、影子控制器、影子运算模块；其中，影子处理器为RISC‑V处理器的备份，与RISC‑V主...

本发明公开了一种三核处理器轮询自纠正方法、系统、设备及程序，所述方法包括：三核主从处理器的三个处理器核心将指令发送至寄存器堆；第一处理器将寄存器信息发送至第二处理器，生成第一控制码；三核处理器轮询自纠正第二处理器将寄存器信息和第一控制码...

本发明公开一种根据散列表产生相应写数据请求的功能模块，功能模块分别与散列表读取模块、数据存储模块以及请求转换模块相连接，其中：散列表读取模块用于负责读取散列表并解析每个表项的内容，将解析完毕的数据发送给功能模块；数据存储模块用于接收其他...

本发明公开一种AHB转简易并行接口转换桥，包括：转换桥包含一套AHB接口和一套或多套简易并行接口，通过AHB配置转换桥内寄存器实现间接寻址访问简易并行接口；通过AHB向转换桥写入要访问的简易并行接口的地址，之后转换桥根据地址向简易并行接...

本发明公开一种基于AMR传感器的磁卡解码方法及存储介质，包括：遍历已获取的特征点并对特征点进行解码生成特征编码，将特征编码与预设的起始字符进行比对，当特征编码与起始字符相同时，对模型buff进行初始化，并进入字符解码阶段，其中，所述特征...

本发明公开一种基于AMR传感器的磁卡特征点提取方法及存储介质，包括：根据历史数据，计算得到波峰阈值和波谷阈值；实时检测数据点，并根据数据点、波峰阈值和波谷阈值判断当前是否存在刷卡操作，若检测到刷卡操作则初始化变量并进入特征点提取阶段，否...

本发明提供了应用于生物特征识别的信息保护方法，包括如下步骤：加密用户提交的图像文件中的特征信息，得到当前图像密文；使用当前图像密文与预存储的对照图像密文进行匹配比对，完成特征校验；所述当前图像密文与所述对照图像密文的加密过程相同。本发明...

本发明提供了一种将数据包协议转换为高速并行通讯协议的转换桥，包括：转换桥采用异步设计,包含高速时钟域和数据包协议时钟域；请求包来自数据包时钟域，经异步处理转换至高速时钟域后，从数据包协议请求转换为简易接口协议请求，再转换为高速并行通讯协...

本发明提供了一种具备广播写功能的AHB转简易并行接口转换桥，转换桥内置有一个AHB接口以及多个简易并行接口，根据AHB访问的地址将请求转发至相应的简易并行接口，当进行广播写操作时，将请求同时发送至所有的简易并行接口；AHB接口与简易并行...

本发明提供了一种提高RISC‑V向量指令访存效率的数据预取方法及系统，向量处理器发出向量访存指令，片上缓存接收指令并检查缓存中是否存在所需数据；如果缓存中未查询到数据，将基地址和偏移信息发送至数据预取模块；数据预取模块根据基地址和偏移信...

本发明提供了一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于，包括：转换桥采用异步设计,包含AXI时钟域和数据包时钟域两个时钟域，AXI时钟域执行组包、拆包操作,数据包时钟域执行数据包的串行发送和接收操作；转换桥发送数...

本发明提供了一种单根信号导线实现通信的方法及装置，包括：进行通信前分别配置两个节点，其中一个节点作为发送端，另一个节点作为接收端；发送端根据待发送的有效数据生成校验和；发送端将包含有效数据及校验和的数据帧，通过单根信号线串行发送至接收端...

本发明提供了一种三模RAID卡芯片识别硬盘的方法，包括硬件探测流程和软件探测流程；根据RAID卡芯内的Strapping管脚在上电复位过程中的电平，选择相应的探测流程；若为高电平则使用硬件探测流程，若为低电平则使用软件探测流程；直至完成...

本发明提供了一种可配置延迟时间的双核锁步芯片，在芯片内部嵌入两个处理器，一个处理器作为主处理器，另一个处理器作为校验处理器；主处理器接收片内总线的输入信号，并将输出信号通过延迟电路，传输至比较电路内；校验处理器通过延迟电路，接收片内总线...

本发明提供了一种OPB总线到APB总线桥的设计方法，OPB总线到APB总线桥将符合OPB总线请求的信号通过控制信号转换逻辑，转换为符合APB的信号，OPB总线到APB总线桥将符合APB总线协议的信号，通过响应信号转换逻辑，转换为符合OP...

本发明提供了一种片内双总线架构，包括数据一致性总线、高效总线，数据一致性总线用于维护各个主机之间的数据一致性，高效总线用于实现不同主机与不同从机之间高效访问，CPU通过数据一致性总线对外访问，主机通过一致性总线或高效总线对外访问，主机对...

本发明提供了一种防止CPU调试失控的方法，包括以下步骤：S1、CPU正常执行主程序，当CPU内部发生异常，内部甄别电路触发对应处理机制；S2、中断处理程序根据异常信息进行处理，CPU从断点处继续执行之前被打断的主程序；S3、当步骤S2出...

本发明提供了一种CPU中灵活设置指令间延迟时间的电路及方法，具体步骤如下：在需要插入时间间隔的指令之间的程序位置，加入一条CPU配置寄存器配置指令，设置好延时时间；当CPU执行到该条CPU配置寄存器配置指令时，该条CPU配置寄存器配置指...