本发明公开了一种外延结构的制备方法。所述外延结构的制备方法包括：于衬底的一侧形成剥离层；于所述剥离层远离所述衬底的一侧形成外延层，其中，所述剥离层的分解温度小于所述外延层的分解温度；分解所述剥离层使所述剥离层完全与所述外延层分离；或者，...

本发明公开了一种外延结构及其制备方法。所述外延结构的制备方法包括：于衬底的一侧形成腐蚀层，其中，所述腐蚀层包括与所述衬底相对的第一面和与所述第一面相邻的第二面，所述腐蚀层的第二面为非极性面；于所述腐蚀层远离所述衬底的一侧形成外延层；利用...

本发明公开了一种封装结构及封装器件。其中，封装结构包括金属基板以及位于金属基板一侧的陶瓷墙体结构和引线，陶瓷墙体结构包括至少两个腔体，腔体与金属基板靠近陶瓷墙体结构一侧的表面连通，引线与陶瓷墙体结构连接，至少两个腔体包括第一腔体和第二腔...

本发明公开了一种电子器件及其制备方法，该电子器件包括基板，所述基板包括沿第一方向延伸的第一边缘以及沿第二方向延伸的第二边缘，所述第一方向和所述第二方向相交且均与所述基板所在平面平行；所述第一边缘的长度为L1，所述第二边缘的长度为L2；其...

本技术公开了一种功率放大器集成电路和功率放大器装置，该功率放大器集成电路包括载波功率放大器模块、至少两个峰值功率放大器模块和管壳；载波功率放大器模块和峰值功率放大器模块封装于管壳内；管壳上设置有第一端口；峰值功率放大器模块包括峰值放大器...

本技术公开了一种功率放大器及功率放大装置。所述功率放大器包括封装件，所述封装件封装有载波功放模块、至少一个峰值功放模块、输入预匹配模块和输出匹配模块；其中，所述输入预匹配模块与所述载波功放模块及所述峰值功放模块的输入端电连接，所述输出匹...

本技术公开了一种半导体器件，该半导体器件包括：衬底；外延结构，位于衬底一侧；电极结构，位于外延结构远离衬底的一侧；电极结构包括源极、漏极以及位于源极和漏极之间的栅极；栅极包括靠近漏极一侧的第一侧面以及远离衬底一侧的第一表面；源极场板，位...

本发明实施例公开了一种半导体器件及其制备方法，该半导体器件包括衬底；外延结构，位于衬底一侧且外延结构包括位于有源区的第一二维电子气；沉积连接结构，位于外延结构远离衬底的一侧，且沉积连接结构与第一二维电子气电连接；导电结构，位于无源区且与...

本发明公开了一种电容结构及其制备方法。该电容结构包括第一电容极板、第二电容极板以及设置于第一电容极板与第二电容极板之间的介质结构；第一电容极板和第二电容极板存在交叠，介质结构分别与第一电容极板和第二电容极板存在交叠；介质结构包括第一介质...

本发明公开了一种半导体器件的外延结构及其制备方法、半导体器件。其中，外延结构包括多晶衬底和III‑V族化合物外延层，衬底靠近外延层一侧的表面包括多个孔状结构。本发明实施例提供的半导体器件的外延结构及其制备方法、半导体器件，通过采用表面包...

本发明公开了一种半导体器件的外延结构及其制备方法、半导体器件，半导体器件的外延结构包括衬底和阻挡层，其中，衬底包括多晶基体以及形成于多晶基体的至少一个表面的单晶活化层；阻挡层位于单晶活化层远离多晶基体的一侧，且与单晶活化层接触。本发明实...

本申请提供了一种测试夹具，测试夹具包括：装配部件和两个接头部件；装配部件的基板上设置有工作台；工作台上用于烧结待测芯片；在基板相对的两端，并与工作台相对应的端面紧贴设置两个凸台；凸台用于为待测芯片提供电源连接通道；在同轴测试时，将两个接...

本发明公开了一种栅极结构及其制备方法。栅极结构包括：层叠设置的接触金属层、连接柱和栅极主体；其中，所述接触金属层包括肖特基接触部和边缘部；所述肖特基接触部与半导体层形成肖特基接触；所述边缘部与所述半导体层之间设置有至少一层第一钝化层；所...

本发明公开了一种半导体器件及其制备方法。半导体器件包括半导体层；至少一层第一钝化层，位于半导体层上；栅极，栅极包括层叠设置的接触金属层、连接柱和栅极主体；其中，连接柱位于接触金属层和栅极主体之间；接触金属层包括肖特基接触部和边缘部；肖特...

本发明公开了一种射频电路及其设计方法。所述射频电路包括：功率放大模块、相位调节模块和天线模块；所述功率放大模块的输出端与所述相位调节模块的第一端电连接，所述功率放大模块用于将输入信号进行功率放大；所述天线模块与所述相位调节模块的第二端电...

本发明公开了一种微波电路，所述微波电路包括：器件区和位于所述器件区一侧的焊盘区；所述焊盘区内设置有信号传输焊盘和至少一个接地焊盘，所述信号传输焊盘用于与所述器件区内的器件之间进行信号传输；所述焊盘区内还设置有静电传输结构，所述静电传输结...

本发明实施例公开了一种半导体器件及其制备方法，半导体器件包括衬底；位于所述衬底一侧的外延结构；位于所述外延结构远离所述衬底一侧的多个栅极，所述栅极沿第一方向延伸，多个所述栅极沿第二方向排列；所述第一方向和所述第二方向相交且均与所述衬底所...

本发明公开了一种半导体器件的外延结构及其制备方法、半导体器件，半导体器件的外延结构包括衬底和位于衬底的一侧的缓冲层；缓冲层包括第一金刚石层和第二金刚石层，第二金刚石层位于第一金刚石层远离衬底的一侧；第一金刚石层包括n型掺杂剂，沿衬底指向...

本发明实施例公开了一种半导体器件及其制备方法，半导体器件包括有源区以及围绕有源区的无源区；半导体器件还包括：衬底、外延结构、键合结构以及至少一个屏蔽结构，屏蔽结构用于对键合结构进行屏蔽保护且屏蔽结构与位于所述无源区的二维电子气形成欧姆接...

本发明实施例公开了一种半导体器件，该半导体器件包括有源区；半导体器件还包括：衬底；外延结构，位于衬底的一侧；栅极，位于外延结构远离衬底的一侧；栅极沿第一方向延伸，第一方向与衬底所在平面平行；栅极与外延结构形成肖特基接触；至少一个栅极连接...