本公开实施例提供了一种锡终端金刚石和场效应晶体管的制备方法及相关产品，生长的金刚石单晶外延层在降温过程中会出现应力不均匀而实现自剥离，因此可以省去金刚石单晶外延层的传统切割研磨工艺。并且，剥离的金刚石单晶外延层的第一表面直接含有第一锡终...

本公开的肖特基二极管、其制备方法及电子装置，包括衬底；漂移层，位于衬底的一侧；第一介质层，位于漂移层远离衬底的一侧，第一介质层包括贯穿其厚度的沟槽；再生长层，位于沟槽内，再生长层远离衬底一侧的表面与第一介质层远离衬底一侧的表面共面；肖特...

本公开提供了一种半导体器件、集成电路及电子设备，涉及半导体芯片技术领域，用于实现电场的有效调制，提高半导体器件的耐压水平以及稳定性；半导体器件包括：衬底、沟道层、势垒层、P型Ⅲ族氮化物层、第一极、第二极和控制极；在向衬底的正投影中，控制...

本公开的绝缘栅双极晶体管、其制作方法及电子装置，可提高IGBT的可靠性，包括至少一个元胞结构，元胞结构包括：依次叠置的第一n‑漂移层、第二n型掺杂漂移层、p‑阱层和n+发射极；沟槽，贯穿n+发射极、p‑阱层和第二n型掺杂漂移层，沟槽包括...

本公开提供了一种半导体器件、集成电路及电子设备，涉及半导体芯片技术领域，用于实现电场的有效调制，提高半导体器件的耐压水平以及稳定性；半导体器件包括：衬底、沟道层、势垒层、P型Ⅲ族氮化物层、第一极、第二极和控制极；其中，沿第二方向，在所述...

本公开提供了一种半导体器件及其制备方法、芯片、电子设备，涉及半导体技术领域，旨在提高半导体器件的功率密度和响应速度，并提升半导体器件的性能。所述半导体器件包括衬底、沟道层、第一调整层、栅极层、源极和漏极，沟道层设置于所述衬底的一侧，第一...

本公开的晶体管、其制备方法及电子装置，包括衬底；源极，位于衬底的一侧；栅极，与源极在衬底的同侧沿第一方向排列，栅极包括远离衬底一侧的第一边界，第一边界的两端为弧形边界。本公开的栅极远离衬底一侧的第一边界两端为弧形边界，即本公开的栅极包括...

本发明公开了一种晶体管、其制作方法及电子器件，包括：衬底、以及依次叠层设于衬底之上的外延层和电极层；电极层包括：设于外延层之上的源极、栅极结构和漏极；外延层还包括阻断结构，二维空穴气被阻断结构分割为多段；阻断结构包括第一阻断结构和第二阻...

本公开提供了一种半导体器件及其制备方法、芯片、电子设备，涉及半导体技术领域，旨在提高半导体器件的功率密度和响应速度，并提升半导体器件的性能。所述半导体器件包括沟道层、空穴提供层、栅极层和调整层。空穴提供层层叠设置于沟道层的一侧。栅极层层...

本申请提供了一种用于金刚石生长的工作台及金刚石生长装置，涉及金刚石材料生长技术领域，旨在能够高质量、快速率、大尺寸的生长金刚石材料。所述工作台包括样品托和承载装置。样品托用于承载衬底。样品托和衬底设置于用于提供微波等离子球体的反应腔室中...

本公开提供了一种半导体器件及其制备方法、电子器件，涉及半导体芯片技术领域，旨在减少半导体器件的驱动损耗。该半导体器件包括：衬底、沟道层、势垒层、栅介质层和第一栅金属层，沟道层位于衬底的一侧，势垒层位于沟道层远离衬底的一侧，栅介质层位于势...

本公开提供了一种半导体器件及其制备方法、电子器件，涉及半导体技术领域，旨在解决半导体器件的控制极边缘漏电导致的半导体器件耐压性能差的问题。半导体器件包括：衬底、沟道层、势垒层、P型Ⅲ族氮化物层、第一极、第二极和控制极，P型Ⅲ族氮化物层位...

本申请公开了一种半导体材料、半导体器件及制备方法。该半导体材料的化学式为β‑(Rh<subgt;x</subgt;Ga<subgt;1‑x</subgt;)<subgt;2y</subgt;O<...

本发明涉及半导体技术领域，尤指一种碳化硅器件、其制作方法及电子器件。碳化硅器件包括：碳化硅衬底层和设置于碳化硅衬底层的外延层，外延层远离碳化硅衬底层的一侧设置有沟槽栅结构，沟槽栅结构的两侧均设置有屏蔽结构，屏蔽结构的第一屏蔽区向碳化硅衬...

本公开提供了一种半导体器件及其制备方法、芯片、电子设备，涉及半导体技术领域，旨在解决相关技术中晶体管和HEMT器件需在两片晶圆上分别制备，再将二者封装，导致封装体积大、寄生电感较大的问题。半导体器件包括第一基底层、凸起部、晶体管以及HE...

本公开提供了一种半导体结构及其制备方法、芯片、电子设备，涉及半导体技术领域，旨在解决分立的CMOS器件和HEMT器件合封在一起导致芯片体积过大的问题，并且该半导体结构集成CMOS器件和HEMT器件，减少封装键合线，从而减小寄生电感。所述...

本公开实施例提供的晶体管、其制备方法及电子装置，包括衬底；势垒层，位于衬底的一侧；第一钝化层，位于势垒层远离衬底的一侧，第一钝化层包括第一过孔，第一过孔位于栅极区；p型重掺杂层，位于势垒层远离衬底的一侧，p型重掺杂层嵌入第一过孔。可以改...

本公开提供了一种半导体器件及其制备方法、集成电路、电子设备，涉及半导体芯片技术领域，旨在解决半导体器件导电沟道处的2DEG的浓度不能灵活调整的问题。半导体器件包括：衬底、沟道层、势垒层和P型氮化镓层，沟道层位于衬底的一侧，势垒层位于沟道...

本发明公开了一种级联的半导体器件、其制作方法及电子器件，包括设于同一衬底之上的低压增强型器件、高压耗尽型器件和钳位电阻；低压增强型器件包括：第一栅极、第一源极和第一漏极，高压耗尽型器件包括：第二栅极、第二源极和第二漏极，第一源极分别与第...

本公开提供的晶体管、其制备方法及电子装置，包括衬底；栅极，位于衬底的一侧，栅极定义出栅极区；源、漏极，与栅极位于衬底的同侧，源、漏极定义出与栅极区间隔设置的源、漏极区；沟道层，位于栅极所在层与衬底之间，沟道层包括位于源、漏极区的第一过孔...