本发明公开了一种适用于外部微码载入的多核处理器、系统及微码载入方法，多核处理器包括通过系统接口单元电连接的多个核心和JTAG微码单元，系统接口单元与周边控制器电连接，JTAG微码单元内的数据缓存单元包括第一缓存区和第二缓存区，第一缓存区...

本发明公开了一种基于BIRA‑5算法和多BIOS模块的计算机系统及启动方法，系统包括内部部署有BIRA‑5算法的CPU和三个固件相同、硬件不同的BIOS模块，响应于计算机系统上电，运行BIRA‑5算法以进行初始化，第一BIOS模块执行硬...

本发明公开了一种联合测试工作组微码更新模块、方法及系统，联合测试工作组微码更新模块包括JTAG接口、缓冲和驱动单元、安全和保护单元、测试访问端口控制器、指令暂存器、数据暂存器和微码接口逻辑单元；通过JTAG接口载入外部微码数据，缓冲和驱...

本发明提出了一种处理器及数据存取监测方法。属于多核处理器的运算及内存访问技术领域；所述处理器包括输入/输出区块，所述输入/输出区块用以连接各所述核心及所述系统内存，其中，所述输入/输出区块包括历史存取记录表，所述历史存取记录表用于暂存各...

本发明涉及网络安全领域，公开了一种网络安全数据处理系统及交换机，交换机包括依次接收来自网络的加密数据、密钥套件的网络端口及执行加密算法的网络安全模块，网络安全模块利用密钥长度和解密算法对加密数据进行解密；网络安全模块配置有预测表，网络安...

本发明提出了一种多核心处理器及其集中管理缓存一致性的方法，涉及数据处理技术领域，通过中央交换区块、系统主存和核心模块的连接进行各部件之间的数据交换和信息访问；通过核心模块对各个核心缓存信息进行记录；获取数据读取申请信息，根据所述数据读取...

本发明提出了一种具管线处理设计的处理器及执行路径预测方法。所述具管线处理设计的处理器包括内存控制器、指令快取模块、发送单元、排程器和执行单元；执行路径预测方法包括：将指令的执行作为条件跳转的预测满足条件；当有跳转请求的指令被读取时，则检...

本发明公开了一种基于晶体管层设计提升集成电路效能的设计方法、系统及介质，方法包括基于EDA设计得到第一集成电路，第一集成电路包括多个用于实现一个目标功能的子电路的功能区块；确定第一集成电路中的目标功能区块并确定目标功能区块的输入端和输出...

本发明提出了一种注入写入数据的方法及系统，涉及注入写入数据高速缓存技术领域，所述注入写入数据的方法包括：当所述输入/输出区块接收到所述输入/输出装置和/或所述处理单元发送的至少一指令时，将所述指令暂存于缓存器的队列单元；所述输入/输出区...

本发明公开了一种基于MCU进行数据传输的交换机、系统及数据传输方法，交换机包括多个端口、与各个端口分别电连接的MCU和额外暂存区，在MCU的控制下，额外暂存区与一个或多个端口电连接；交换机按照以下方式进行数据传输：MCU判断两个待进行数...

本发明公开了一种基于控制单元的交换机仲裁及讯号传输追踪方法及交换机，方法包括：在交换机内配置与各个传输端口电连接的控制单元；传输端口同时发送请求讯号至其他传输端口和控制单元，请求讯号包括目标端口地址，目标端口地址为多个端口地址中的一个；...

本发明公开了一种多处理器系统、交换机及其数据处理方法，系统的管理单元通过交换机的处理器接口接收其所连接的处理器发送的访存任务数据，其包括来源处理器、目标内存；问询目标内存的当前状态为空闲状态还是忙碌状态；若目标内存处于忙碌状态，则将访存...

本发明提出了一种处理器及其内存读取方法。包含至少一个第一级数据高速缓存、一第二级数据高速缓存，以及一个第一级变换后备缓冲链接该第一级数据高速缓存；一第二级变换后备缓冲链接该第二级数据高速缓存，其中该第二级数据高速缓存的一部分永久被保留用...

本发明提出了数据访问方法及处理器。涉及数据访问技术领域，所述数据访问方法在具有多个核心的处理器中执行，且所述核心处理器执行写入数据或读取数据，其特征在于，所述方法包括：当某个核心处理器写入数据到系统内存时，将该数据记录到历史存取记录表中...

本发明公开了一种降低数据交换延迟的交换机、数据传输方法及系统，交换机包括多个相互电连接的数据传输端口，数据传输端口包括接收端和发送端，接收端和发送端分别配置有与其对应的接收端暂存区和发送端暂存区；接收端用于接收数据并将数据向其他数据传输...

本发明公开了一种任务处理方法、处理器及存储介质，方法包括在处理器中设置包括第一任务区和第二任务区的任务处理单元，获取待处理的任务并传输至第一任务区，记录任务的等待时间，等待时间的计时起始时刻为任务进入第一任务区的时刻；将第一任务区中满足...

本发明涉及计算机领域，公开了一种基于硬件物理分割的多核处理器架构、交通工具及其控制系统、中断处理方法，多核处理器将独立核与一个或多个主核心挂在不同的总线上实现物理隔离，独立核配置有专属的第一输入输出单元和用于连接外部的紧急中断源的中断信...

本发明公开了一种可扩展的图像处理器模块架构及数据处理方法，架构包括与CPU电连接的IO模块和若干GPM模块，IO模块与每个GPM模块直接电连接；配置一状态表，状态表包括GPM编号信息和状态信息，每个GPM模块具有唯一的GPM编号信息，状...

本发明公开了一种整合异构处理器共享内存的芯片架构、芯片及其设计方法，包括CPU、GPU、内存单元及基于Crossbar结构布设的处理器端口、内存处理单元和网络数据处理单元，以通过Crossbar结构实现数据交换；CPU、GPU与对应的处...

本发明公开了一种中断处理模块、方法、桥片及多核处理器系统，中断处理模块包括中断识别与分类单元、中断合并单元以及中断请求分配单元，其中：所述中断识别与分类单元被配置为接收中断请求，并确定每个中断请求的历史处理时间；所述中断合并单元被配置根...