本发明提出了数据访问方法及处理器。涉及数据访问技术领域，所述数据访问方法在具有多个核心的处理器中执行，且所述核心处理器执行写入数据或读取数据，其特征在于，所述方法包括：当某个核心处理器写入数据到系统内存时，将该数据记录到历史存取记录表中...

本发明公开了一种降低数据交换延迟的交换机、数据传输方法及系统，交换机包括多个相互电连接的数据传输端口，数据传输端口包括接收端和发送端，接收端和发送端分别配置有与其对应的接收端暂存区和发送端暂存区；接收端用于接收数据并将数据向其他数据传输...

本发明公开了一种任务处理方法、处理器及存储介质，方法包括在处理器中设置包括第一任务区和第二任务区的任务处理单元，获取待处理的任务并传输至第一任务区，记录任务的等待时间，等待时间的计时起始时刻为任务进入第一任务区的时刻；将第一任务区中满足...

本发明涉及计算机领域，公开了一种基于硬件物理分割的多核处理器架构、交通工具及其控制系统、中断处理方法，多核处理器将独立核与一个或多个主核心挂在不同的总线上实现物理隔离，独立核配置有专属的第一输入输出单元和用于连接外部的紧急中断源的中断信...

本发明公开了一种可扩展的图像处理器模块架构及数据处理方法，架构包括与CPU电连接的IO模块和若干GPM模块，IO模块与每个GPM模块直接电连接；配置一状态表，状态表包括GPM编号信息和状态信息，每个GPM模块具有唯一的GPM编号信息，状...

本发明公开了一种整合异构处理器共享内存的芯片架构、芯片及其设计方法，包括CPU、GPU、内存单元及基于Crossbar结构布设的处理器端口、内存处理单元和网络数据处理单元，以通过Crossbar结构实现数据交换；CPU、GPU与对应的处...

本发明公开了一种中断处理模块、方法、桥片及多核处理器系统，中断处理模块包括中断识别与分类单元、中断合并单元以及中断请求分配单元，其中：所述中断识别与分类单元被配置为接收中断请求，并确定每个中断请求的历史处理时间；所述中断合并单元被配置根...

本发明提出了一种具阶层式内存管理及控制系统，具阶层式内存技术领域，所述具阶层式内存管理及控制系统包括处理器、主输入输出区块控制器、次输入输出区块控制器和系统内存体；其中，所述处理器与所述主输入输出区块控制器进行电性耦接；所述主输入输出区...

本发明公开一种具有运算旁通的处理器及运算方法，其中，处理器包含一发出逻辑电路耦接一执行单元，其中执行单元包含一加法单元、乘法单元、重新排序缓存器、旁通电路及缓存器。加法单元的管线阶段包含一旁通电路阶段、对准阶段及加法/减法阶段；加法单元...

本发明公开一种用于多处理器系统的中央交换区块及具有其的多处理器系统，其中所述的中央交换区块包含一交换模组电性连接一内存控制器，以及所述的交换模组电性连接复数个输入输出接口，所述的内存控制器与系统内存间以一独立总线电性连接，所述的中央交换...