本实用新型提供一种闪存微控制器，包括：内核单元、外设单元，内核单元、外设单元通过总线相互通讯；所述内核单元包括ＣＰＵ、时钟发生器、复位逻辑、存储器，所述外设单元包括输入输出端口、定时器、模数转换器；该闪存微控制器还包括功能部件单元，该功...

本实用新型公开了一种８位精简指令集微控制器，其结构包括内核和外设。所述内核包括中央处理单元、ＦＬＡＳＨ程序存储器、ＳＲＡＭ数据存储器、时钟发生器、复位电路；所述外设包括输入输出端口、三路定时器、增强型捕捉／比较／脉宽调制模块、高速同步异...

本实用新型涉及一种时钟产生电路，包括用于选择时钟工作模式的配置寄存器、用于控制外部时钟工作模式的工作模式控制电路、用于连接外部时钟源的接口电路，还包括用于提供时钟的外部时钟源和／或内部时钟源；所述配置寄存器、工作模式控制电路、接口电路依...

本实用新型涉及一种８位闪存微控制器，包括均与总线连接的一个８位微处理器、一个ＦＬＡＳＨ存储器、一个数据存储器、四个８位可编程的输入／输出并行端口、三个１６位定时／计数器，一个中断嵌套单元、一个串行端口和一个特殊功能寄存器，所述微处理器上...

本实用新型涉及一种微控制器结构，包括中央处理单元、用于存储内部ＲＣ振荡器调较程序以及精度调较值的程序存储器、用于调较内部ＲＣ振荡器输出时钟信号频率的调较单元、用于为ＣＰＵ提供内部时钟信号的内部ＲＣ振荡器和用于控制内部ＲＣ振荡器接入电阻值...

本实用新型涉及一种微控制器结构，包括依次连接的用于对输入信号进行选择的多路选择器、用于对所述多路选择器选择的信号进行比较的比较器、用于对所述比较器的输出结果进行滤波的滤波器和中央处理单元；所述多路选择器与中央处理器之间连接有用于存储选择...

本实用新型涉及一种微控制器，包括：用于提供时钟脉冲信号的时钟端口；用于提供串行数据信号的数据端口；中央处理器；用于根据时钟脉冲信号和串行数据信号产生控制信号输出至中央处理器以控制其运行，并将接收到的中央处理器的调试输出结果输出至数据端口...

本实用新型涉及一种带有新型复位信号的微控制器，包括：内核和外设，通过总线相连接，还包括：通过输入的时钟信号可产生二级四段流水线同步时钟信号、通过输入的复位信号可产生同步、异步复位信号的时钟复位逻辑单元，所述时钟复位单元置于所述内核内部；...

本实用新型涉及一种微控制器的指令加密装置，包括：用于通过查询从数据线传输来的程序指令的加密标志位来判断所述程序指令是否要执行加密操作的第一判断单元；用于获取从所述第一判断单元输出的程序指令，并选取与要执行加密操作的程序指令的加密标志位的...

本实用新型涉及一种微控制器，包括程序存储器、数据存储器及指令缓冲寄存器，其中，所述程序存储器与数据存储器均连接有存储器配置模块，所述存储器配置模块用于从所述数据存储器中读取指令，并放入所述指令缓冲寄存器中。本方案通过存储器配置模块将数据...

本实用新型涉及一种微控制器，包括内核部件，其中还包括：通信接口部件，用于根据来自于内核部件的控制指令发出通信选通信号和统一状态机信号；外设部件，用于根据统一状态机信号，发送或接收数据信号和寻址信号；第一多路选择器，用于根据来自于通信接口...

本实用新型涉及一种复杂指令集微控制器的译码装置，包括存储预取的指令的第一指令寄存器，第一指令寄存器连接对所述指令进行译码，产生在整个指令周期内有效的功能代码的预译码模块，预译码模块连接存储从预译码模块中读取的指令的第二指令寄存器，第二指...

本实用新型一种基于ＲＩＳＣ微控制器的串行通信口，将接口电路作为子模块电路，设计在芯片内部，通过设置微控制器的寄存器，来实现通信模块电路工作，通过通用输入输出端口达到通信的目的。通信模块电路的工作相对独立，操作方式简易方便，在合理搭配外围...

本实用新型公开了一种新型的８位ＲＩＳＣ微控制器构架，其特征在于，二级四段流水线结构包括：指令处理装置；数据读取装置；数据运算装置；数据写回装置和时钟发生器。技术效果是：可使其各项时钟不交叉耦合，保证能够产生稳定的时钟，各装置间相互依靠、...

本实用新型公开了一种新型的８位ＲＩＳＣ微控制器构架，采用二级四段流水线、哈佛型结构，并集成了大容量的程序存储器和通用存储器，提供较完备的外设包括输入输出端口。本实用新型通过合理的设计，改善了系统架构，增加并调整了外围设备和特殊功能模块，...

本实用新型是一种基于精简指令集微控制器的低压检测电路，包括：控制寄存器通过控制线分别与电源电压检测电路、滤波器和逻辑控制电路相连，所述电源电压检测电路、滤波器和逻辑控制电路通过控制线串接，所述的逻辑控制电路有两个信号输出端。本实用新型可...

一种新型的８位ＲＩＳＣ微控制器构架，包括：内核、外设及特殊功能部件三部分，三部分通过系统总线相连接，其中内核，包括时钟发生器、复位逻辑、ＣＰＵ（中央处理单元）的操作、ＡＬＵ（算术逻辑单元）的操作、器件的存储器构成、中断操作和指令集；外设...

本实用新型公开了一种内置通用同步异步收发器的微控制器结构，包括各自分别与总线相连的内核、外设和特殊功能部件，所述的内核包括：时钟发生器、复位逻辑电路、存储器、算术逻辑单元分别与中央处理单元相连接，上述器件又分别与总线相连接；所述的外设包...

本实用新型公开了一种内置比较器的微控制器结构，包括内核、外设以及连接内核和外设的接口，其特征在于：所述的内核包括：时钟发生器、复位逻辑电路、存储器、算术逻辑单元分别与中央处理单元相连接，上述器件又分别与总线相连接；所述的外设包括：一路捕...

一种８位新型构架微处理器，所述处理器包括指令寄存器组、数据通道，其特征在于，所述处理器还包括： 指令译码器，用于对指令寄存器组里面的指令进行译码，使指令中相关的操作数和操作码有效； 控制器，用于根据来自指令译码器的所述操作码...