本申请公开了一种HDMI接收方法及装置，应用于接收端，接收端包括奇数采集模块以及偶数采集模块，接收端通过HDMI接口连接发送端，所述方法包括：接收发送端发送的传输信息，传输信息包括多个传输数据，通过奇数采集模块从多个传输数据采集预设数据...

本发明提供了一种卷积神经网络加速器的数据回写系统，包括输入缓存模块、N级写回节点和写回控制模块，所述输入缓存模块用于与计算单元连接，以接收数据，最上一级所述写回节点与所述输入缓存模块连接，一个下一级所述写回节点至少与两个上一级所述写回节...

本发明公开了一种基于SIOU的微总线型DSP电路架构，包括SIOU微总线和至少一个信号运算单元，SIOU微总线包括串行输入输出单元，至少一个信号运算单元挂接在SIOU微总线上。SIOU微总线的数据输入端用于输入数据信号，至少一个信号运算...

本申请提供了一种FPGA的IO阻抗校准电路及其方法，提高校准精度，该校准电路包括：反馈网络、多个上拉单元、多个下拉单元、参考电压选择器、低通滤波器和比较器，所述反馈网络连接外部校准电阻和参考电压，所述反馈网络的输出连接所述多个上拉单元并...

本申请涉及集成电路领域，公开了一种控制多路时钟以确定相位关系输出的方法及系统，能够产生确定时钟相位关系的多路稳定时钟输出。该方法包括：获取多相位VCO输出的相位0、相位K和相位K+N/2时钟；用相位0时钟同步异步解复位信号得到同步信号；...

本发明提供了一种数据加密认证方法，应用于FPGA，包括选择进行加密时，将解密密钥存储到一次性可编程存储器中，并在选择进行身份认证时，对认证密钥进行加密并存储到加密码流中，以生成包含身份认证的加密码流；选择不进行加密，并在选择进行身份认证...

本发明提供了一种输出频率校准方法，应用于FPGA，包括计算振荡器的真实频率；以所述振荡器的真实频率为索引，读取锁相环的配置参数，其中，预存有所述配置参数以及相对应的输出频率；通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出...

本发明提供了一种DDR物理层地址命令路径的内建自测试方法，包括向地址命令路径发送测试向量，同时向时钟信号路径发送时钟信号；通过环回的时钟信号对环回的测试向量进行采样；将采样到的数据与向地址命令路径发送测试向量进行比较，以完成对DDR物理...

本申请涉及FPGA技术领域，公开了一种现场可编程门阵列的时钟结构及其调整方法，该方法包括：用户触发器和时钟网络共用同一个电源网络，在该时钟结构中设置至少一个延时部件或调整该时钟结构中至少一个延时部件的延时，使得用户触发器之间的时钟偏斜增...

本申请公开了一种FPGA内嵌DDR硬核及FPGA，涉及集成电路技术领域。该DDR硬核包括：控制器、物理层控制模块、用户逻辑模块和IO模块。控制器用于向物理层控制模块发送DFI地址和数据命令；物理层控制模块将DFI地址和数据命令转换为DD...

本申请公开了FPGA配置模块及其测试信号分组输出的实现方法、电路、电子设备、计算机可读存储介质，该方法包括：将待测试信号分组为第一组至第N组，N是正整数；向分组输出物理管脚发送第k组待测试信号，以使所述分组输出物理管脚输出所述第k组待测...

本发明提供了一种本征线性相位插值器，包括相位插值模块、第一恒定电流源模块和第二恒定电流源模块，所述相位插值模块包括第一电容组和第二电容组，所述第一恒定电流源模块用于采用恒定电流对所述第一电容组充电或放电，所述第二恒定电流源模块用于采用恒...

本发明提供了一种低压差稳压器，包括低压差稳压电路和翻转电压跟随电路，所述低压差稳压电路包括误差放大器、第一MOS管和反馈电路，所述误差放大器与所述翻转电压跟随电路连接，所述翻转电压跟随电路与所述输出功率器件连接，所述输出功率器件与所述反...

本发明提供了一种NMOS输出功率管的低压差稳压器，包括低压差稳压单元和电流检测单元，电流检测单元包括第二NMOS管、第三NMOS管、第四NMOS管和检测放大器，所述第二NMOS管的漏极接输入电压，所述第二NMOS管的栅极与所述第一NMO...

本发明提供了一种电源切换电路，应用于静态存储器的电源切换，包括第一电源切换单元、低压差稳压单元和拷贝偏执单元，所述静态存储器通过所述第一电源切换单元与第一电源连接，所述静态存储器通过所述低压差稳压单元与第二电源连接，所述拷贝偏执单元与所...

本发明提供了一种所述PMOS输出功率管的低压差稳压器，包括低压差稳压单元和电流检测单元，电流检测单元包括第二PMOS管，所述第二PMOS管的栅极与所述误差放大电路的输出端和所述第一PMOS管的栅极连接，所述第二PMOS管的源极接输入电压...

本发明提供了一种NMOS输出功率管的低压差稳压器，包括低压差稳压单元和电流检测单元，电流检测单元包括第二NMOS管、第一PMOS管和第二PMOS管，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述第...

本申请公开了FPGA内部DSP及其功耗降低方法、FPGA、电子设备、计算机存储介质，所述方法包括：将多组输入数据压缩为压缩数据；根据所述压缩数据获取所述多组输入数据的加法结果；若接收到加法器开启信号，则开启加法器并输出所述加法结果；若接...

本申请公开了FPGA单粒子翻转纠错方法及电路、电子设备、计算机可读存储介质，该方法包括：检测配置数据帧地址是否是不需要ECC校验的帧地址；若所述配置数据帧地址是不需要ECC校验的帧地址，则不对所述配置数据帧地址对应的配置数据帧进行ECC...

本发明提供了一种电流检测电路，包括并联低压差稳压器电路、电流复制读出电路和第一NMOS管，所述并联低压差稳压器电路的第一端与所述第一NMOS管的源极连接，所述并联低压差稳压器电路的第二端与所述电流复制读出电路连接，所述并联低压差稳压器电...