本发明涉及一种N型碳化硅耐击穿肖特基二极管结构，包括以下特征：碳化硅肖特基二极管的表面由有源区和终端区组成，在N型碳化硅肖特基二极管有源区内至少有一P型区域，这P型区域从半导体外延层表面延续至表面之下，深度大于0.1微米，这P型区域表面...

本发明涉及一种氮化鎵基异质结肖特基二极管结构，包括以下特征：氮化鎵基异质结材料中的宽禁带材料(如势垒层AlGaN)与窄禁带材料GaN形成I型异质结，外延层表面有以肖特基接触为主的阳极和以欧姆接触为主的阴极，其中至少有一P型区域被放置在阳...

本发明涉及一种氮化鎵基异质结耐击穿场效应晶体管结构，包括以下特征：宽禁带材料(如势垒层AlGaN)与禁带较窄的材料GaN形成I型异质结，外延层表面有源极，栅极和漏极，其中至少有一P型区域被放置在源区内周围附近，这P型区域从半导体外延层表...

本发明涉及一种氮化鎵基异质结场效应晶体管结构，包括以下特征：氮化鎵基异质结材料中的宽禁带材料(如势垒层AlGaN)与窄禁带材料GaN形成I型异质结，外延层表面有源极，栅极和漏极，其中至少有一P型区域被放置在源区内周围附近，这P型区域从半...

本发明涉及一种氮化鎵基异质结耐击穿肖特基二极管结构，包括以下特征：宽禁带材料(如势垒层AlGaN)与禁带较窄的材料GaN形成I型异质结，外延层表面有以肖特基接触为主的阳极和以欧姆接触为主的阴极，其中至少有一P型区域被放置在阳极金属接触孔...

本发明涉及一种金属与宽带隙(或称宽禁带)半导体接触的结构和制造方法，包括以下特征：与金属接触的高浓度掺杂区，其中至少有一部分高掺杂区是由等离子体浸没离子法注入的，注入的掺杂离子主要是在表面，深度少于3000A，浓度大于5e18cm‑3。

本发明涉及一种宽带隙(或称宽禁带)半导体的掺杂方法，包括以下特征：首先把宽带隙半导体晶圆工件需要掺杂的区域暴露出来，其中包括平面的或是沟槽的，对暴露出来的区域用等离子体浸没式离子注入技术注入掺杂离子，注入的掺杂离子主要是在表面，深度少于...

本发明涉及一种氮化鎵基异质结半导体器件结构，包括以下特征：氮化鎵基异质结材料中的宽禁带材料(如势垒层AlGaN)与窄禁带材料GaN形成I型异质结，二维电子气(2DEG)位于异质结界面的GaN一侧，其中势垒层AlGaN中的一部份被渐变开孔...

本发明涉及一种N型碳化硅肖特基二极管结构，包括以下特征：在N型碳化硅肖特基二极管器件体内没有P型掺杂区，其中至少有一个沟槽，这沟槽的深度为0.5um至6.0um之间，宽度为0.4um至4.0um之间，沟槽内壁(侧边和底部)有一介质层物质...

本发明涉及一种碳化硅半导体器件的终端结构，包括以下特征：终端结构可有多于一个浓度斜率掺杂区，以终端区有三个不同浓度斜率为例：终端区包括负责低温，中间温度和高温的终端结构掺杂浓度，然后根据掺杂剂不同温度的离化率把中温的和高温的浓度分布折合...

本发明涉及一种N型碳化硅半导体肖特基二极管结构，包括以下特征：在N型碳化硅肖特基二极管器件体内没有P型掺杂区，其中至少有一个沟槽，这沟槽的深度为0.5um至6.0um之间，宽度为0.4um至4.0um之间，沟槽内壁(侧边和底部)有一导电...

本发明涉及一种金属碳化硅接触的结构，包括以下特征：最少由两种不同的金属碳化硅接触组成的，其中一种是金属与少缺陷碳化硅晶面的接触，另一种是金属与多缺陷碳化硅晶面的接触，电流流经接触时是有两条通道的，一条通度是通过少缺陷晶面接触，另一通道是...

本发明涉及一种碳化硅半导体器件的栅极介质层的制造工艺，包括以下步骤：先将碳化硅表面清洗干净，在沉积介质层前，要将碳化硅表面的氧原子去掉，剩下以硅原子为主的表面，用原子层沉积法或分子束外延法在碳化硅的表面沉积一层氮化硅(SiN)，跟着再用...

本发明公开了一种制造在外延硅片上半导体功率器件的背面结构，器件的背面包括以下特征：器件背面主要的掺杂区是在生长外延层时引入的，其中P+区14是在衬底表面挖沟槽亚填上P+外延层后再去掉衬底表面上的外延形成的，或经由至少生长一次外延层形成的...

本发明涉及一种碳化硅半导体器件的掺杂制造工艺，其特征在于，包括以下步骤：对碳化硅晶圆工件需掺杂的位置进行注入离子，把SiC晶格内的原子打走，制造晶格空缺。注入剂量需少于非晶化阈值，＜2x1015/cm2。在晶格没有形成非晶化结构层前，停...

本发明涉及一种碳化硅器件用离子注入来形成高掺杂的制造方法，包括以下特征：首先把碳化硅晶圆工件需要高浓度掺杂(＞2x1015/cm2)区域暴露出来。对暴露出来的区域注入掺杂离子，剂量需少于非晶化阈值，＜2x1015/cm2。在晶格没有被严...

本发明公开了一种制造在外延硅片上功率器件的背面结构，器件的背面包括以下特征：器件背面主要的掺杂区是在生长外延层时引入的，与PT-IGBT的背部结构最不同之处是本发明的背部结构有电子通道，当器件在关断时，电子可以经由电子通道快速地流至背面...

本发明公开了一种半导体功率器件的背面掺杂区的结构，器件的背面包括以下特征：在靠近背面至少有一独立的P+区域12与背面金属接触，在P+区靠近背面金属两旁是N型区17，N型区17厚度小于1um，浓度范围为5×1014/cm3至5×1017/...

本发明公开了一种半导体双向功率器件的结构，包括以下特征：每一端的有源区最少由两种不同的单元组成，其中一种单元是MOS管，中有N+区，P型基区和N型缓冲区，N+区与N型缓冲区的连接由栅极控制；另一单元是在关断时提供电子通道，表面电极透过接...

本发明公开了一种半导体器件的背面结构，器件的背面包括以下特征：半导体背面至少有三种不同掺杂浓度的区域与背面金属相接触，这三种不同掺杂浓度的区域是：低掺杂浓度区，P+区和N+区。其中低掺杂浓度区的掺杂浓度范围为5×1014/cm3至1×1...