本发明公开了基于高精度电流传感器的内存条功耗检测方法及系统，涉及内存条检测技术领域，包括：S1、标签信息接收处理，S2、内存条检测，S3、检测数据分析，通过根据待检验内存条的标签信息进行分析得到检测执行约束参数，实现了对检测执行方式进行...

本发明涉及内存条数据处理技术领域，具体公开一种内存条故障定位保护方法、装置、介质及设备，该方法通过增加高精度电流传感器监测各内存条的各电源电路的电流状态，配合软件测量单一内存条的功耗，精准识别存在潜在故障的各内存条的各电源电路，由此定位...

本发明涉及芯片数据处理技术领域，具体公开一种量化芯片测试管理方法、装置以及存储介质，该方法通过监测并记录测试芯片的内部关键动态变化参数，以此量化评估测试芯片的内部波动指数，并筛选出性能稳定的芯片并进行后续封装处理，可减少芯片的售后维修和...

本发明属于内存测试技术领域，具体公开了一种SPD读写和内存测试同步方法、系统及程序产品，通过基板管理控制器将总线上同步挂载的各内存条所对应的通道切换开关依次单独打开，并对总线上同步挂载的各内存条逐条进行SPD读写测试，得到各内存条的SP...

本发明公开了一种全自动内存条测试机，包括测试机架、供料组件、机械手组件和测试仪组件；测试机架内设置供料组件、机械手组件和测试仪组件，供料组件沿测试机架的长度方向设置，以通过供料组件运输内存条，机械手组件设置于测试机架的上方，测试仪组件设...

本发明提供一种芯片测试装置及方法，其中的装置包括：包括呈阵列分布的测试探针；其中，所述待检测芯片的金属凸点设置在芯片保护层上，包括位于所述芯片保护层上的支撑柱以及位于所述支撑柱端部的焊料帽；所述测试探针具有一开口端，所述测试探针的开口端...

本发明公开了一种全自动内存条测试及分选设备，包括上料机、测试机、下料机和控制系统；所述上料机、测试机和下料机依次连接，所述上料机用于筛选待测内存条并送至所述测试机上，所述测试机用于测试内存条，所述下料机用于将已测内存条从所述测试机上取下...

本发明提供一种芯片测试装置及方法，其中的装置包括：探针支架以及设置在所述探针支架上的测试探针；其中，待检测芯片的金属凸点包括设置在芯片保护层上的支撑柱以及位于所述支撑柱端部的焊料帽；所述测试探针包括连接臂以及设置在所述连接臂端部的接触部...

本发明公开了一种半导体芯片的测试方法、装置、设备及介质，涉及电子数字数据处理技术领域。首先对半导体芯片的测试流程进行划分，分为内存测试阶段和性能测试阶段，可以更精确地评估半导体芯片的内存能力和性能特征，然后对半导体芯片的内存测试阶段进行...

本发明提供一种芯片测试装置及方法，其中的装置包括：探针支架以及设置在所述探针支架上的测试探针；其中，待检测芯片的金属凸点包括设置在芯片保护层上的支撑柱以及位于所述支撑柱端部的焊料帽；所述测试探针的材质包括记忆金属，包括至少两个测试夹爪；...

本发明提供一种芯片测试装置及方法，其中的装置包括：探针支架以及设置在所述探针支架上的测试探针；其中，待检测芯片的金属凸点包括支撑柱以及位于所述支撑柱端部的焊料帽；所述测试探针包括至少两个探针夹爪以及设置在所述探针夹爪上的记忆金属件；并且...

本发明提供一种芯片测试装置及方法，其中的装置包括：探针支架以及设置在所述探针支架上的测试探针；其中，待检测芯片的金属凸点包括设置在芯片保护层上的支撑柱以及位于所述支撑柱端部的焊料帽；所述测试探针具有一开口端，材质包括记忆金属，所述测试探...

本发明提供一种基于内嵌式逻辑分析的DRAM测试机台、方法，在ATE测试控制芯片中集成有内嵌式逻辑分析仪，将内嵌式逻辑分析仪集成在具有主控单元、测试向量产生器、测试结果处理器的ATE测试控制芯片中，克服了现有技术中的缺陷，能够实时捕捉和分...

本发明属于内存测试技术领域，具体涉及一种用于批量内存条独立控温测试的装置，包括测试主板，设置有多个相互并列的内存条测试工位；内存条测试工位用于安装待测试的内存条；多个调温片呈扁条状，并与多个内存条测试工位交替排列；在调温片的相对两侧具有...

本发明提供一种芯片测试方法及电路，其中的芯片测试方法包括：获取待检测芯片的眼图，并基于所述眼图获取基准测试点以及位于所述基准测试点周围的至少一个边缘测试点；基于测试数据信号对所述基准测试点和所述边缘测试点进行检测，并分别输出所述基准测试...

本发明提供一种存储器读写测试加速方法、系统，通过预设的CPU经由加速器向待测存储器发送带有地址序列的数据命令和数据，通过预设的加速器判定所述数据命令为写命令还是读命令，若数据命令为读命令，则将数据作为期望数据存储在加速器中，根据地址序列...

本发明涉及芯片测试数据处理技术领域，具体公开一种芯片测试数据处理方法、装置及存储介质，该方法包括：在预设的工作环境下对待测试内存进行基础测试，将未通过基础测试的待测试内存标记为残次品，将通过基础测试的待测试内存标记为非残次品；对非残次品...

本发明公开了一种芯片交错式堆叠封装工艺，本发明采用上下交错堆叠的方式，在上下基板间进行芯片的封装；如此，将芯片进行上下交错堆叠封装，可减少其在基板上的占用面积；基于此，采用前述工艺进行芯片的封装，更便于多个芯片的合封，同时，在合封后也不...

本发明公开了一种高集成度的芯片封装结构，本发明采用上下交错堆叠的结构来进行芯片的封装，相比于传统技术，能够使芯片堆叠封装后的面积更小，基板上的剩余空间更大，从而可为其余电子元件提供更大的布局空间；同时，本发明在各芯片与其相邻的芯片间设置...

本发明公开了一种芯片堆叠封装结构，本发明所提供的芯片封装结构，采用上下堆叠的方式，在封装基板上进行芯片的封装；如此，将芯片进行上下堆叠设置，可减少其在封装基板上的占用面积；基于此，采用前述方式进行芯片的封装，更便于多个芯片的合封，同时，...