硅存储技术公司专利技术

硅存储技术公司共有149项专利

  • 具有增大沟道区有效宽度的非易失性存储器单元及其制作方法
    本发明提供一种具有间隔开的平行隔离区(128)的存储器装置阵列,所述存储器装置阵列形成在半导体衬底(12)中,其中每对相邻隔离区之间都有一个有源区。每个隔离区都包括形成到衬底表面中的沟槽以及形成在所述沟槽中的绝缘材料。所述绝缘材料的顶表...
  • 低漏电流低阈值电压分离栅闪存单元操作
    本发明公开了一种读取存储器装置的方法,所述存储器装置具有形成在衬底上的数行和数列存储器单元,其中每个存储器单元包括其间具有沟道区(18)的间隔开的第一区(16)和第二区(14)、设置在所述沟道区的第一部分上面的浮栅(22)、设置在所述沟...
  • 在沟槽中具有俘获电荷层的非易失性存储器单元和阵列以及其制造方法
    本发明公开了一种存储器单元,所述存储器单元在衬底的表面中包括沟槽。第一和第二间隔开的区(14,16)形成于所述衬底中,其中所述区之间存在沟道区。所述第一区(14)形成于所述沟槽下方。所述沟道区包括沿所述沟槽的侧壁延伸的第一部分(18b)...
  • 用在先进纳米闪速存储器装置中的改进的晶体管设计
    公开了用在先进纳米闪速存储器装置中的针对感测电路的改进的PMOS和NMOS晶体管设计。
  • 先进纳米闪速存储器的动态编程技术
    本发明公开了一种用于对先进纳米闪速存储器单元编程的改进的方法和设备,其中一组镜像电流源(110、111、112、113)中的每个电流源经由多组开关(120-123、130-133、140-143、150-153)轮流连接到对应的一组位线...
  • 本发明公开了用于存储器装置的混合电荷泵和控制电路。
  • 用于先进纳米闪速存储器装置的高速感测技术
    本发明公开了用于先进纳米闪速存储器装置的改进的感测电路和改进的位线布局。
  • 本发明公开了一种三维闪存存储器系统。
  • 非易失性存储器阵列以及使用非易失性存储器阵列来进行分段字编程的方法
    非易失性存储器装置包括非易失性存储器单元的N个平面(102a,102b)(其中N为大于1的整数)。非易失性存储器单元(10)的每个平面包括按行(22)和列(20)配置的多个存储器单元。所述N个平面中的每个均包括栅线(26,14,28),...
  • 具有功率节省的混合电压非易失性存储器集成电路。一种集成电路管芯具有用于接收第一电压的第一管芯焊盘和用于接收第二电压的第二管芯焊盘。第二电压小于第一电压。在第一电压下可操作的第一电路在集成电路管芯中。在第二电压下可操作的第二电路在集成电路...
  • 带有衬底应激区的分裂栅存储器单元及其制作方法
    一种存储器设备及其制作方法,所述存储器设备具有第一导电类型的半导体材料的衬底;所述衬底中第二导电类型的隔开的第一区域和第二区域,在所述衬底中两者之间带有沟道区;在所述衬底上方且与所述衬底绝缘的导电浮动栅极,其中所述浮动栅极被布置为至少部...
  • 一种形成半导体存储单元的方法,其包括从同一多晶硅层形成浮动栅极及控制栅极。绝缘层、导电层及第二绝缘材料层形成于衬底之上。沟槽形成于所述第二绝缘材料中,其向下延伸到所述导电层且暴露所述导电层。间隔物形成于所述沟槽中,通过在所述沟槽的底部的...
  • 一种晶体管及其制造方法,所述晶体管包括衬底、位于所述衬底上方的导电栅极和所述衬底中位于所述导电栅极下方的沟道区。第一及第二绝缘间隔物横向地相邻于所述导电栅极的第一及第二侧。所述衬底中的源极区相邻于所述导电栅极的所述第一侧和所述第一间隔物...
  • 通过减小掺杂剂在栅极之下的扩散来形成存储器单元的方法
    一种形成存储器单元的方法包括:在衬底上方形成导电浮置栅极,在所述浮置栅极上方形成导电控制栅极,在所述浮置栅极的一侧横向形成导电擦除栅极并在所述浮置栅极的所述一侧的相对侧横向形成导电选择栅极。在所述浮置栅极和所述选择栅极形成之后,所述方法...
  • 具有耗尽型浮置栅极沟道的分裂栅存储器单元及其制造方法
    一种存储器装置,具有:第一导电类型的半导体材料衬底;在所述衬底中第二导电类型的第一和第二间隔开的区域,在所述衬底中在所述第一和第二间隔开的区域之间具有沟道区;在所述衬底上方且与所述衬底绝缘的导电浮置栅极,其中所述浮置栅极至少部分地布置在...
  • 一种非易失性存储单元阵列具有第一导电类型的半导体衬底,该半导体衬底具有顶表面。多个隔开的第二导电类型的第一区域在所述衬底中沿所述顶表面。每个第一区域在行方向上延伸。多个隔开的第二导电类型的第二区域在所述衬底中沿所述顶表面。每个第二区域与...
  • 本发明公开了一种第一导电类型的半导体衬底的非易失性存储器装置。非易失性存储器单元的阵列在半导体衬底中以多个行和列布置。每一个存储器单元包括在半导体衬底表面上的第二导电类型的第一区,以及在半导体衬底表面上的第二导电类型的第二区。沟道区在第...
  • 用于非易失性存储器阵列的自对准叠层栅结构
    一种用于非易失性存储器阵列的叠层栅结构具有半导体衬底,所述半导体衬底具有多个基本上平行的间隔开的有源区。叠层栅结构在有源区上方形成,并且每一个包括:在每个叠层栅结构之间的在垂直于第一方向的第二方向上的第一绝缘材料,在所述有源区上方的第二...
  • 一种集成电路管芯具有用于接收第一电压的第一管芯焊盘和用于接收第二电压的第二管芯焊盘。第二电压小于第一电压。在第一电压下可操作的第一电路在集成电路管芯中。在第二电压下可操作的第二电路在集成电路管芯中并被连接到第二管芯焊盘。检测来自第二管芯...
  • 高耐久性非易失性存储单元和阵列
    一种电可编程和可擦除存储单元具有第一导电类型的半导体材料的衬底中的两个存储晶体管。第一存储晶体管属于具有衬底中的均为第二导电类型的第一区域和第二区域的类型。该第一和第二区域彼此隔开,在其间有在第一方向上限定的第一沟道区域。第一浮栅处于第...