本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括栅极沟槽；位于所述栅极沟槽底部和侧壁未延伸至所述外延层表面的第一栅极氧化层；位于所述第一栅极氧化层表面...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括栅极沟槽；位于所述栅极沟槽底部和侧壁以及所述外延层表面的第一栅极氧化层；位于所述栅极沟槽侧壁的第一栅极...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层表面包括相互垂直的

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层的材料包括碳化硅，所述外延层中包括栅极沟槽，所述栅极沟槽底部暴露的外延层表面为碳化硅的碳面；位于所述栅极沟槽...

本申请提供一种半导体结构，所述半导体结构包括：半导体衬底，所述半导体衬底表面形成有外延层，所述半导体衬底包括第一区域和第二区域；至少一个第一离子注入区，位于所述外延层，所述至少一个第一离子注入区的体积从所述第一区域向所述第二区域的方向减...

本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底包括第一器件区和第二器件区；在所述第一器件区和第二器件区的半导体衬底上形成交替分布的第一掺杂区和第二掺杂区；在所述第一器件区形成自所述第一掺杂区和第二...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括用于形成沟槽栅极结构的栅极区域；第一离子注入区，包覆所述栅极区域的第一拐角；第二离子注入区，包覆所述栅极区域的第二拐角；第三离子注入区，包覆所述栅极区域的第三拐角；...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极沟槽；栅极氧化层，位于所述栅极沟槽底部和侧壁以及所述外延层表面，所述栅极氧化...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层包括用于形成栅极的栅极区域；第一栅极氧化层，位于所述栅极区域的外延层表面；第二栅极氧化层，位于所述第一栅极氧...

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底表面形成有外延层，所述半导体衬底包括第一区域和第二区域；至少一个第一离子注入区，位于所述外延层，所述至少一个第一离子注入区的体积从所述第一区域向所述第二区域...

本申请技术方案提供一种SiC MOSFET驱动电路，包括：输出侧逻辑控制模块，用于输出n路同向端控制电压和m路反向端控制电压，n、m≥1；阶梯波形电路，包括运算放大器、n个同向端电阻、m个反向端电阻、连接在所述运算放大器的输出端和反向输...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极区域；掩膜层，覆盖部分所述栅极区域以及与该部分栅极区域邻接的外延层，所述掩膜...

本申请技术方案提供一种半导体结构，其中所述半导体结构包括：衬底，所述衬底上包括外延层；第一掺杂区，位于所述外延层中，且所述第一掺杂区呈高低错落分布；阱区，自所述外延层的表面延伸至所述外延层中；源区，分立的自所述阱区的表面延伸至阱区中；第...

本申请提供一种半导体结构，所述半导体结构包括：半导体基板，所述半导体基板包括若干交替相间的第一区域和第二区域，所述半导体基板表面包括外延层，所述外延层表面包括电流分散层；第一掺杂区，位于所述第一区域的电流分散层中；第二掺杂区，位于所述第...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极区域；掩膜层，位于所述外延层表面覆盖所述栅极区域，所述掩膜层的材料为半导体材...

本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层，所述外延层中包括用于形成沟槽栅极结构的栅极区域；掩膜层，位于所述外延层表面覆盖所述栅极区域，所述掩膜层的材料为半导体材...

本申请提供半导体结构及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底中形成有栅极沟槽；在所述栅极沟槽侧壁和底部以及所述半导体衬底表面形成待氧化含硅层；氧化所述待氧化含硅层使所述待氧化含硅层的至少一部分转化为含硅氧化层；在所述含...

本申请提供一种具有沟槽栅极的半导体器件及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括第一表面和第二表面，所述半导体衬底的第一表面形成有外延层，所述外延层中形成有沟槽栅极，所述沟槽栅极两侧的外延层中形成有源区；隔离结构，...

本申请技术方案提供一种SiC MOSFET的保护电路，包括：输出侧逻辑控制模块，用于接收所述SiC MOSFET的驱动脉冲信号并输出，还用于输出与所述驱动脉冲信号同步的控制信号；输出级功率放大电路，与所述输出侧逻辑控制模块电连接，并被配...

本申请技术方案提供一种半导体结构及形成方法，所述半导体结构包括SiC衬底，所述SiC衬底的第一表面上包括SiC外延层；体区，自所述SiC外延层的部分表面向所述SiC外延层中延伸；源沟接触孔结构，位于所述体区的侧壁，且自所述SiC外延层的...