一种集成电路的时钟系统包括形成开关的第一晶体管(502)和第二晶体管(504)，所述开关在使所述时钟系统(Clk)在谐振操作模式与非谐振操作模式之间切换时使用。在谐振模式下，电感器与所述时钟系统的电容形成谐振电路。当所述开关闭合时，所述...

本公开涉及用于配置计算系统(例如云计算系统)的方法和系统。一种方法包括基于节点簇的多个不同组的配置参数在计算系统的节点簇上发起多个工作负载的执行。所述配置参数包括工作负载容器的工作参数、至少一个节点的引导时间参数以及至少一个节点的硬件配...

本发明公开用于响应请求的方法、装置和计算机可读介质。一种响应请求的方法可包括接收包括回调函数的请求。所述一个或多个请求可接收于与第一类型的处理器相关联的第一存储器中，所述第一类型的处理器可为CPU。所述请求可被移动至第二存储器。所述第二...

本发明描述用于将装置互连的系统和方法。开关机构与多个电子装置通信。汇聚存储器与所述开关机构通信。数据响应于所述数据准备好从第一电子装置处的存储器输出的确定且响应于所述汇聚存储器中经分配用于所述数据的位置而从所述多个电子装置的所述第一电子...

本发明描述一种包括多个虚拟网络接口卡(vNIC)和输入/输出(I/O)处理复合体的集合装置。vNIC与多个处理装置通信。每个处理装置具有至少一个虚拟机(VM)。所述I/O处理复合体介于所述vNIC与至少一个物理NIC之间。所述I/O处理...

本发明公开了训练用于启用存储器子系统中的数据选通信号的延迟的各种方法和装置的实施方案。在一个实施方案中，一种系统包括被配置成接收数据选通信号的存储器控制器。所述存储器控制器包括训练电路。所述训练电路包括第一存储电路，其被耦合用于接收在数...

本发明公开了一种实现快速缓存关闭的设备和方法。在一个实施方案中，缓存子系统包括缓存存储器和耦合至所述缓存存储器的缓存控制器。所述缓存控制器被配置来在恢复电力至所述缓存子系统时，阻止被修改数据唯一地写入至所述缓存存储器中。

一种用于将延迟线同步到参考时钟的方法和装置，其包括延迟线，其基于参考时钟接收时钟输入信号并且根据控制调整输出延迟边沿信号。注入器接收所述参考时钟的第一上升沿并且响应于第一触发而发送所述时钟输入信号到所述延迟线。同步器确定所述上升沿已经穿...

本发明提供了一种系统、方法和计算机程序产品用于改进多线程应用程序的资源利用率。本文所公开的技术提供事件驱动方式以仅在需要时启动内核来进行通道数据上的操作且然后终止以释放资源，而不是要求线程在等待来自通道的数据时阻塞或要求上下文切换以将阻...

一种用于显示源图像的图像处理系统包括：存储器，其用于存储具有高分辨率数字格式的源图像；显示屏幕，其具有低分辨率数字格式；和媒介加速硬件单元，其适于增大来自所述源图像的色彩深度值并且从所述源图像生成多个时间上位移的图像，从所述源图像生成多...

本发明公开了一种系统，所述系统能够将与访问存储器中的数据相关联的指针经由输入/输出存储器管理单元(IOMMU)传递到输入/输出(I/O)设备。所述I/O设备经由所述IOMMU访问所述存储器中的所述数据，而不将所述数据复制到本地I/O设备...

用于在OpenCL框架中提供库的系统、方法和媒体。库源代码被编译成中间表示并被分配给最终用户计算系统。所述计算系统通常包括CPU和一个或多个GPU。所述CPU把所述库的所述中间表示编译成针对在所述GPU上运行的可执行的二进制。所述CPU...

本发明提供了一种在加速处理设备内确定优先级的方法。所述加速处理设备包括根据预定标准处理的计算管线队列。基于优先级特征来选择所述队列，并且对选定队列进行处理，直至时间量子流逝或者具有更高优先级的队列变得可供用于处理。

本文提供一种用于提供和分析统一数据信令的方法和系统，其包括：设定或分析单个指示符信号的状态；产生或分析多个数据位的数据模式；以及基于所述单个指示符信号的所述状态和所述多个数据位的所述模式，用信号通知或确定数据总线反转已应用于所述多个数据...

本发明公开了一种用于在计算系统的大型基于行的存储器中进行有效高速缓存数据存取的系统和方法。计算系统包括处理单元和集成三维(3D)动态随机存取存储器(DRAM)。所述处理单元将3DDRAM用作高速缓存。所述3D DRAM的存储器阵列组中的...

本发明公开了一种用于压缩图像的方法，其包括将图像分解成一个或多个区域。选择图像的区域以进行评估。如果选定区域不满足预定压缩可接受标准，那么变换并量化所述区域。预定压缩可接受标准可以包括具体比特率、具体图像质量或其组合。如果所述区域在其被...

公开了用于使一个或多个处理器上的工作项同步的方法、系统和计算机程序产品实施方案。实施方案包括：通过来自所述组的第一工作项执行屏障跳越指令；以及响应于所执行的屏障跳越指令，重新配置屏障以使来自所述组的其它工作项在序列中的多个点上同步，而不...

本发明提供在图形解码中使用系数压缩的方法和装置。在一个实施例中，计算机处理单元（CPU）与图形处理单元（GPU）通过接口连接，其中所述CPU提取系数并且将经过压缩的系数数据优选以均匀大小的数据包的形式传递至所述GPU进行解码和系数处理。...

在一实施方式中，系统包括处理器、与该处理器耦合的第一中断控制器和第二中断控制器。该第一中断控制器被配置为用信号通知处理器中断以对接收第一中断消息作出响应，该第一中断消息传送指向系统中的主机的第一中断。第二中断控制器被配置为用信号通知处理...

减少耦合在源存储元件与目标存储元件之间的多个门中的漏泄电流，这是通过响应于任何源时钟赋能信号的断言来唤醒所述多个门以便允许电流流动来进行。响应于目标时钟赋能信号的断言以及一个或多个源时钟赋能信号全部被取消的断言来使所述门休眠，以便减少所...