公开了用于在处理器上处理可变波阵面大小的系统、设备和方法。在一个实施方案中，处理器包括至少调度器、高速缓存和多个执行单元。当在第一模式下操作时，所述处理器在继续到着色器程序的下一指令之前在波阵面的多个部分执行相同的指令。当在第二模式下操...

本发明涉及一种多芯片系统以及一种用于在3D堆叠芯片系统中调度线程的方法。该多芯片系统包括垂直堆叠的、电耦合在一起的多个芯片；所述多个芯片中的每个芯片包括一个或多个核，所述多个芯片中的每个芯片进一步包括：至少一个电压违限感测单元，该至少一...

描述了用于使用偏斜关联性翻译旁视缓冲器(TLB)来确定物理存储器中的与虚拟地址相对应的地址的方法、装置和系统。使用接收器电路来接收虚拟地址和配置指示。在发生TLB命中的情况下输出与所述虚拟地址相对应的物理地址。所述TLB的多个路的第一子...

集成电路封装包括通孔，所述通孔中的每一个从与半导体芯片上的集成电路连通的衬垫延伸通过上覆于所述半导体芯片上的绝缘材料至面向衬底的附着面。每个通孔的接近所述附着面的部分横向偏离接近所述衬垫的所述部分，其在远离所述半导体芯片的中心的方向上从...

第一存储器[105]存储表示数字图像[110]的像素的块[115]的值，第二存储器[163]存储缩略图图像[160]中的目标像素的部分值，并且第三存储器[145]存储压缩图像[140]和缩略图图像。处理器[120]从所述第一存储器检索像...

公开了用于对压缩表面执行着色器写入的系统、设备及方法。在一个实施方案中，处理器包括至少一个存储器和一个或多个着色器单元。在一个实施方案中，所述处理器的着色器单元被配置为接收针对压缩表面的写入请求。所述着色器单元被配置为识别所述写入请求所...

公开了一种用于使用操作(op)高速缓存的系统和方法。所述系统和所述方法包括用于高速缓存先前解码的指令的op高速缓存。所述op高速缓存包括多个物理地编索引且加标签的指令，以允许在线程之间共享指令。通过多种方式将所述op高速缓存链接起来，以...

公开了用于跨窄链路压缩频繁数据值的系统、设备和方法。在一个实施方案中，一种系统包括处理器、链路接口单元和通信链路。所述链路接口单元被配置成接收用于在所述通信链路上传输的数据流，其中所述数据流由所述处理器生成。所述链路接口单元确定来自所述...

公开了用于在z‑剔除之后去除或识别片段流中的重叠片段的技术。所述技术包括维持存储z‑剔除后片段的先进先出缓冲区。每当在所述缓冲区处接收到新片段时，对照所述缓冲区中的所有其他片段检查所述片段的所述屏幕位置。如果所述片段的所述屏幕位置与所述...

本公开描述一种用于有效地执行高速缓存存储器中的数据分配的系统和方法。响应于检测到访问请求而在高速缓存中执行查找。如果在所述高速缓存中找到目标数据，并且所述目标数据具有指示所述目标数据预期不被重用的无分配数据类型，则从所述高速缓存读取所述...

公开了用于允许无序高速缓存访问返回的技术。若干高速缓存访问类型中的每一者存在返回排序队列，并且所述返回排序队列按进行未完成的高速缓存访问的次序存储那些访问。当针对特定类型的高速缓存访问请求在所述类型的所述返回排序队列的头部处并且所述高速...

描述了一种用于有效地处理对共享资源的访问请求的系统及方法。许多请求程序中的每一者都被分配给共享资源的分区。当控制器确定没有请求程序生成对未分配分区的访问请求时，所述控制器允许同时访问被分配给活动请求程序的分区。当所述控制器确定至少一个活...

公开了用于实施图形处理单元(GPU)协处理器的系统、设备和方法。所述GPU协处理器包括SIMD单元，所述SIMD单元能够基于输入数据流事件自行调度子波程序。主处理器将针对所述GPU协处理器的消息发送至队列。响应于检测到所述队列中的第一消...

公开了用于从界定将要渲染的一组基元的索引流中移除复位索引并且识别所述索引流中的基元的技术。可以由在中央处理单元上执行的应用程序来指定所述索引流。所述技术涉及将所述索引流的基元拓扑分类为需要基于偏移的技术或需要非基于偏移的技术。通过根据基...

一种用于可伸缩视频编码的系统和方法，所述可伸缩视频编码包括具有较低分辨率编码的基本层、具有较高分辨率编码的增强层和两层之间的数据传送。所述系统和方法提供若干种方法来减小中间层传送的带宽同时降低存储器需求。归因于存储器访问较少，所以系统时...

散热器连接器销包括具有连杆的销组件，所述连杆在向下移动时使销头或帽盖移动，以使所述销的相对端处的多个可移动指状物从缩回位置机械地移动，从而移动至向外延伸位置，使得所述多个指状物接合或抓住衬底的底部表面，所述缩回位置允许所述散热器连接器销...

本发明涉及一种具有低功率并行矩阵乘法流水线的流处理器。公开了用于实现低功率并行矩阵乘法流水线的系统、装置和方法。在一个实施方式中，系统至少包括耦合到矩阵乘法流水线的第一和第二矢量寄存器堆。矩阵乘法流水线包含多个点积单位。点积单元被配置为...

一种数据处理系统包括存储器通道以及耦合到所述存储器通道的数据处理器。所述数据处理器包括耦合到所述存储器通道并且适于访问至少一列双倍数据速率存储器的存储器控制器。所述存储器控制器包括用于存储接收到的存储器访问请求的命令队列，以及用于从所述...

转换单元[115]将运算数[110]从将所述运算数中的每个二进制数表示为一位的常规数制转换为将每个二进制数表示为多位的冗余数制(RNS)运算数[210,215]。算术逻辑单元[205]对所述RNS运算数以从最高有效位(MSB)到最低有效...

一种处理器[102]在输入/输出装置[106]和存储器[104]之间的存储器访问路径中采用硬件加密模块[120]以加密地隔离安全信息。在一些实施方案中，所述加密模块位于所述处理器的存储器控制器[116]中，并且提供给所述存储器控制器的每...