本发明公开一种在处理器中实现多个线程并行的超线程架构的系统，包括：FU操作域、GS状态域、物理通道开关阵列，所述FU操作域表述了FU映射状态，所述的FU包括时间序列层部分FU_TL和当前合成层部分FU_CL；所述GS状态域由VLcore...

本发明涉及一种多程序烧录至同一颗处理器芯片及并行执行的方法和系统，方法包括以下步骤：对多个需要烧录的程序进行独立编译得到多个二进制的程序指令代码；将多个程序指令代码配置为多个线程，配置完后，所有原程序指令代码内容不发生变化，并按照任意非...

一种非易失性存储自适应控制方法，包括上层行为状态机和底层内部控制状态机，上层行为状态机包括安全监测行为状态、测试行为状态、操作行为状态、校准行为状态，所述安全监测行为状态用于对内外部的信道指令进行监测；所述测试行为状态用于对所述非易失性...

本发明涉及一种芯片的安全架构，包括电源电路、监测信道、看门狗、安全监测状态机、销毁单元、明文数据信道、自编程单元、加解密部件及存储器；所述安全监测状态机用于通过监测信道进行校验异常行为，当出现信道收取异常或信道指示销毁时，则通过销毁单元...

本发明涉及一种差异化模型中异步模糊通信方法及系统，所述方法包括以下步骤：异步模糊连接：上位机向芯片发送第一通信数据帧；芯片判断收到的第一通信数据帧的中预设位置的数据的是否满足第一预设条件，所述预设位置的长度小于第一通信数据帧的数据长度；...

本发明涉及一种差异化模型中异步通信误差校正方法及存储介质，所述方法包括以下步骤：配置校准靶向配置信息，并导入至芯片及上位机；上位机根据校准靶向配置信息生成校准参考信息并持续发送至芯片；芯片根据模式配置选择硬校准或者软校准进行误差校正，所...

本发明涉及集成电路领域，特别是CHT技术(单发射多线程动态循环并行技术，以下简称CHT技术)处理器在线调试设计架构；本发明技术体系包括：JTAG接口模块、测试接入端口模块、在线调试模块、触发模块、调试模式模块、调试寄存器和CHT核心。本...

本发明涉及集成电路领域，特别是计算机体系结构领域的处理器内核应用架构设计和实现方法；整个技术体系包括：差异流水线归一化仲裁回转阻塞传栈机制、系统时钟级时分复用技术，多线程启动和执行机制，简洁化可行性设计，扩展性和定制化设计。所述的差异流...

本发明涉及集成电路领域，特别是CHT技术(单发射多线程动态循环并行技术)处理器电源管理设计架构；本发明架构体系包括：待机区IO环、测试区IO环、标准区IO环、待机域、测试域和标准域。本发明创造了一种适用于CHT技术处理器的电源管理方法，...

本发明涉及集成电路领域，特别是CHT技术(单发射多线程动态循环并行技术)处理器SOC设计架构；整个技术体系架构包括：主处理节点、协处理节点、专用硬件节点、易失性存储节点、高级协议节点、低级协议节点、非易失性存储节点、存储总线矩阵、系统总...