本发明提供了一种新型瞬态响应增强LDO，包括误差放大器EA、调整管MP、反馈电阻网络RA和RB、反馈电容CA以及负载电容CL和负载电阻Rout；误差放大器EA和调整管MP的栅极之间连接有瞬态响应增强电路TRANSIENT ENHANGC...

本发明提供了一种新型的LDO防倒灌电流电路，包括误差放大器EA、调整管MP、反馈电阻网络RA和RB、衬底电位选择电路BULK SEL以及负载电容CL和负载电阻RL；BULK SEL比较输入电压VIN与输出电压VOUT的大小，并输出两者中...

本发明提供了一种新型高速DDR发送电路，包括两个PMOS管PM1、PM2和两个NMOS管NM1、NM2；PM1的源极接高电压VDDQ，漏极与PM2的源极相连，PM2的漏极与一电阻相连，电阻的另一端与输出垫片相连；PM1的栅极和控制线ne...

本发明提供了一种集成电路项目设计管理系统，包括网页端管理界面、项目环境、业务知识库；网页端管理界面进行初始数据输入和数据展示；项目环境以现有的集成电路设计工具为中心，对集成电路设计的各个阶段进行控制，并从业务知识库中调用每个设计阶段所对...

本发明公开了一种DDR发送电路，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、电阻、同相器、反相器以及用于提供第一电压信号至第三电压信号之间电压的低压器件，所述第一PMOS管的源极接第三电压信号，栅极接所述低压器...

本发明公开了一种用于PLL电路的压控振荡器电路，包括：三级延迟单元、电流镜电路以及三个电容谐振单元，所述电流镜电路的输出电流作为所述三级延迟单元的控制电流；所述三级延迟单元的每级延迟单元的输出端均连接一个所述电容谐振单元；所述电容谐振单...

本发明公开了一种DLL电路，包括：依次串接并形成环路的PD、CP、LPF和VCDL，还包括：让外部控制电压信号给所述LPF的电容充电，拉动VCTRL线的初始状态到延迟小于1Tclk的范围的模拟自起动电路；在所述模拟自起动电路稳定后，用于...

本实用新型公开了一种基于DDR写通道的发送电路，包括第一至第七寄存器以及第一至第三时钟选择器；所述第一寄存器和所述第三寄存器的各自输出端分别连接所述第一时钟选择器的两个输入端；所述第二寄存器和所述第四寄存器的各自输出端分别连接所述第二时...

本发明公开了一种基于DDR写通道的发送电路，包括第一至第七寄存器以及第一至第三时钟选择器；所述第一寄存器和所述第三寄存器的各自输出端分别连接所述第一时钟选择器的两个输入端；所述第二寄存器和所述第四寄存器的各自输出端分别连接所述第二时钟选...

本实用新型公开了一种高速数据同步电路，包括：利用模拟电路实现串行传输转并行传输的串并转换电路；连接所述串并转换电路，并利用数字电路实现数据和时钟相位调整的相位调整电路。在不动态调整时钟延迟单元的条件下，通过增加和减少数据端延迟单元，来计...

本发明公开了一种高速数据同步电路及数据同步方法，其中，同步电路包括：利用模拟电路实现串行传输转并行传输的串并转换电路；连接所述串并转换电路，并利用数字电路实现数据和时钟相位调整的相位调整电路。在不动态调整时钟延迟单元的条件下，通过增加和...

本实用新型公开了一种基于ONFI的DLL单元电路，包括第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、第六与非门、反相器和延迟单元DEL，所述第一与非门的A端接第一控制端，B端接第一延迟回路端，输出端接第二延迟回路端；所述第...

本实用新型公开了一种LVDS接口电路，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号Bi...

本实用新型公开了一种多模式的ONFI训练电路，包括：p组第一PMOS管、p组第二PMOS管和b组NMOS管，p、b为正整数，各第一PMOS管的源极接电源VDDIO，漏极接第一比较器的反相输入端，栅极接第一比较器的输出端；第一比较器的同相...

本实用新型公开了一种LVDS发送电路，包括信号BiasN控制的恒流源F，还包括：第一NMOS管、第二NMOS管、n个第一CMOS管以及n个第二CMOS管，n为正整数，所述第一NMOS管和第二NMOS管各自源极连接恒流源F，各自栅极在信号...

本实用新型公开了一种电平转换电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中，所述第一PMOS...

本实用新型公开了一种mipi中消除随机码抖动噪声的发送电路，包括第一寄存器、异或门、反相器、传输门、第二寄存器和第三寄存器，数据信号DIN_pre和第一时钟信号CLK经过第一寄存器产生延迟信号DIN_DL；延迟信号DIN_DL和数据信号...

本实用新型公开了一种实现时钟周期的数字电路，包括寄存器和可配置的数字DLL，所述寄存器的CK端连接DDR控制器的时钟，所述寄存器的D端连接可配置的数字DLL的输出端；所述可配置的数字DLL的输入端连接DDR控制器的时钟。从而实现一个时钟...

本实用新型公开了一种多模式的ONFI接口写通道发送电路，包括第一发送单元和第二发送单元，所述第一发送单元包括触发器、时钟锁存器和时钟选择器，D端连接所述时钟选择器的第一输入端，用于传输多周期的高电平和多周期的低电平；CK端连接所述触发器...

本实用新型公开了一种多模式的ONFI接口发送电路，包括上拉单元和下拉单元，其中，所述上拉单元包括3.3V的PMOS管和3.3V的第一NMOS管，所述PMOS管的源极和所述第一NMOS管的漏极接电源VDDIO；所述PMOS管的漏极和所述第...